-
公开(公告)号：CN102683169A
公开(公告)日：2012-09-19
申请号：CN201210039247.5
申请日：2012-02-20
Applicant: 台湾积体电路制造股份有限公司
CPC classification number: H01L27/0207
Abstract: 公开了用于半导体失配减少的系统和方法。实施例包括：半导体器件的高密度区域和低密度区域的导体密度和有源区域密度。为了提高导体密度和有源区域密度，可以将伪材料添加至低密度区域，从而减少了在高密度区域和低密度区域之间的内部密度失配。另外，可以将类似处理用于减少在位于半导体衬底上的不同区域之间的外部失配。一旦已经减少了这些失配，为了减少导体密度失配和有源区域密度失配，就可以额外填充围绕不同区域的空白区域。
-
公开(公告)号：CN102243837A
公开(公告)日：2011-11-16
申请号：CN201110125741.9
申请日：2011-05-12
Applicant: 台湾积体电路制造股份有限公司
CPC classification number: G09G3/3688 , G09G2310/027
Abstract: 本发明揭露了一种驱动器、n位驱动器系统与运算放大器缓冲器。驱动器利用运算放大器的终端的选择性偏压，来减少运算放大器输出的偏移。每一运算放大器输入包含晶体管差动输入对，此晶体管差动输入对包含一NMOS晶体管和一PMOS晶体管。在输入电压范围的低端和高端处，这些晶体管是选择性的或分别的耦合至一标准输入或将启动的偏压，以有助于抵消偏差补偿(offset compensation)。对于介于电压范围低端和高端间的输入电压，这些晶体管是以传统方式加以偏压。
-
公开(公告)号：CN102194815A
公开(公告)日：2011-09-21
申请号：CN201010293536.9
申请日：2010-09-21
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/02 , H01L27/088 , G06F17/50
CPC classification number: G06F17/5068 , G06F17/50 , G06F17/5009 , H01L27/088 , H01L27/0922
Abstract: 本发明揭露一种金属氧化物半导体组件及其制作方法，该金属氧化物半导体(MOS)组件包含具有第一与第二接触的有源区。第一与第二栅极位于第一与第二接触之间。第一栅极邻设于第一接触，且具有第三接触。第二栅极邻设于第二接触，且具有与第三接触耦合的第四接触。为有源区与第一栅极所定义出的晶体管具有第一临界电压，而为有源区与第二栅极所定义出的晶体管具有第二临界电压。
-
公开(公告)号：CN119382672A
公开(公告)日：2025-01-28
申请号：CN202411284464.X
申请日：2024-09-13
Applicant: 台湾积体电路制造股份有限公司
IPC: H03K5/125
Abstract: 一种方法包括：将第一信号耦合至阻抗；确定在第一时间内第一信号经过阻抗的第一平均电流，第一平均电流对应于第一信号的工作周期；将第二信号耦合至阻抗；确定在第二时间内第二信号经过阻抗的第二平均电流，第二平均电流对应于第二信号的第一工作周期；根据第一平均电流与第二平均电流确定第一工作周期；确定在第三时间内第二信号经过阻抗的第三平均电流，第三平均电流对应于第二信号的第二工作周期；根据第一平均电流与第三平均电流确定第二工作周期；以及对第一工作周期与第二工作周期进行平均。
-
公开(公告)号：CN112307702B
公开(公告)日：2024-09-13
申请号：CN202010757158.9
申请日：2020-07-31
Applicant: 台湾积体电路制造股份有限公司
IPC: G06F30/392 , G06F30/36
Abstract: 电子设计流程从原理图为模拟回路生成电子架构设计布局。电子设计流程将原理图的模拟电路分配给模拟电路的各种类别。电子设计流程将与模拟电路的这些类别对应的各种模拟标准单元布局到分配给模拟电路的模拟布局位点中。这些模拟标准单元具有均匀的单元高度，这允许这些模拟标准单元可以容易地连接或合并到数字标准单元，这减小了电子架构设计布局的面积。与非均匀的模拟标准单元相比，这些模拟标准单元之间的高度均匀性额外提供了更可靠的良率。本发明的实施例还涉及开发电子架构设计布局的系统、方法和计算机可读介质。
-
Patent Agency Ranking
公开(公告)号：CN113160860B
公开(公告)日：2024-05-07
申请号：CN202110478689.9
申请日：2021-04-30
Applicant: 台湾积体电路制造股份有限公司
Abstract: 在存储器计算(“CIM”)系统中，通过将来自CIM存储器电路的电流信号与参考电流进行比较，来计算表示乘法和累加运算结果的电流信号通过电流数模转换器(“DAC”)电路实现。存储器电路可以包括非易失性存储器(“NVM”)单元，其可以是多级或二级NVM单元。存储器元件的特征尺寸可以被二进制加权以对应于多位权重和/或多位输入信号中的各个位置值。可替代地，相等大小的NVM单元可以用于驱动二进制加权大小的晶体管。电流比较操作可以比电压计算更高的速度执行。在一些实施例中，简单的时钟门控开关用于在电流求和分支中生成均匀电流。时钟门控开关还用于限制单元电流导通的时间，从而减少静态功耗。
-
公开(公告)号：CN111627906B
公开(公告)日：2024-02-23
申请号：CN202010123709.6
申请日：2020-02-27
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/07
Abstract: 一种半导体器件包括晶体管和电阻器。晶体管串联连接在电源端子和接地端子之间，并且晶体管的栅极端子连接在一起。电阻器覆盖在晶体管上方。电阻器连接在晶体管的源极端子和接地端子之间。本发明的实施例还涉及半导体器件及其形成方法。
-
公开(公告)号：CN114978135A
公开(公告)日：2022-08-30
申请号：CN202210116806.1
申请日：2022-02-07
Applicant: 台湾积体电路制造股份有限公司
IPC: H03K17/687 , G06F1/26
Abstract: 一种半导体装置以及可控电路启用方法，半导体装置包含：迟滞块，用以产生处于对应禁用启用电压位准的输出电压；及核心电压闸控(CVG)装置，用以接收核心电压，迟滞块的输入端耦接至控制节点。核心电压闸控装置用以回应于核心电压处于或低于第一触发位准，更改控制节点处的控制电压以便使迟滞块的输出电压在禁用电压位准处产生。另外，核心电压闸控装置用以回应于核心电压处于或高于第二触发位准，更改控制节点处的控制电压以便使迟滞块的输出电压在启用电压位准处产生，第二触发位准高于第一触发位准。
-
公开(公告)号：CN113471195A
公开(公告)日：2021-10-01
申请号：CN202110105472.3
申请日：2021-01-26
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/06
Abstract: 一种集成电路元件包括晶体管，此晶体管包括在第一及第二主动区域之间的栅极结构、上覆于第一主动区域的第一S/D金属部分，及上覆于第二主动区域的第二S/D金属部分。包括第三S/D金属部分的负载电阻器定位在介电层上且在与第一及第二S/D金属部分相同的层中。第一介层孔上覆于第一S/D金属部分，第二及第三介层孔上覆于第三S/D金属部分，且第一导电结构用以将第一介层孔电连接至第二介层孔。
-
公开(公告)号：CN113204931A
公开(公告)日：2021-08-03
申请号：CN202010985409.9
申请日：2020-09-18
Applicant: 台湾积体电路制造股份有限公司
IPC: G06F30/392 , G06F30/39
Abstract: 一种产生电路布局的方法，包含：基于针对集成电路的设计信息产生电路设计，其包含针对集成电路的初始电源供应网络；对电路设计执行预布局模拟以判定电路设计是否满足预定规范，其包含初始电源供应网络；及在电路设计满足预定规范时，产生集成电路的电源供应网络布局，及在产生了电源供应网络布局后，产生集成电路的电路布局。
-
-
-
-
-
-
-
-
-
Search Results
91
records
(took 0.036 seconds)
