-
公开(公告)号：CN113160860B
公开(公告)日：2024-05-07
申请号：CN202110478689.9
申请日：2021-04-30
Applicant: 台湾积体电路制造股份有限公司
Abstract: 在存储器计算(“CIM”)系统中，通过将来自CIM存储器电路的电流信号与参考电流进行比较，来计算表示乘法和累加运算结果的电流信号通过电流数模转换器(“DAC”)电路实现。存储器电路可以包括非易失性存储器(“NVM”)单元，其可以是多级或二级NVM单元。存储器元件的特征尺寸可以被二进制加权以对应于多位权重和/或多位输入信号中的各个位置值。可替代地，相等大小的NVM单元可以用于驱动二进制加权大小的晶体管。电流比较操作可以比电压计算更高的速度执行。在一些实施例中，简单的时钟门控开关用于在电流求和分支中生成均匀电流。时钟门控开关还用于限制单元电流导通的时间，从而减少静态功耗。
-
公开(公告)号：CN113554158A
公开(公告)日：2021-10-26
申请号：CN202110215141.5
申请日：2021-02-25
Applicant: 台湾积体电路制造股份有限公司
Abstract: 一种用于卷积神经网络应用的记忆体元件及其操作方法，卷积神经网络(CNN)包括记忆体单元阵列，其包括多个记忆体单元。每一个记忆体单元包括多个第一电容性元件中的至少一个第一电容性元件。每一个记忆体单元用以使权重位元与输入位元相乘以产生乘积。当乘积满足预定阈值时，至少一个第一电容性元件被启用。CNN包括参考单元阵列，其包括多个第二电容性元件。CNN包括记忆体控制器，其用以比较与多个第一电容性元件相关联的第一信号与和多个第二电容性元件中的至少一个第二电容性元件相关联的第二信号，且基于此比较，决定是否启用此至少一个第一电容性元件。
-
公开(公告)号：CN113380292B
公开(公告)日：2024-05-14
申请号：CN202110590960.8
申请日：2021-05-28
Applicant: 台湾积体电路制造股份有限公司
Abstract: 本文公开了涉及一种包括存储器单元的存储器系统和用于操作该存储器单元的方法和电路。在一个方面，该电路包括晶体管对，以将以下之中所选择的一个电耦合至位线：i)电压源，以向存储器单元提供参考电压，或者ii)传感器，以感测流经存储器的电流单元。在一个方面，电路包括第一晶体管。第一晶体管和位线可以串联电耦合在晶体管对和存储器单元之间。
-
公开(公告)号：CN113380292A
公开(公告)日：2021-09-10
申请号：CN202110590960.8
申请日：2021-05-28
Applicant: 台湾积体电路制造股份有限公司
Abstract: 本文公开了涉及一种包括存储器单元的存储器系统和用于操作该存储器单元的方法和电路。在一个方面，该电路包括晶体管对，以将以下之中所选择的一个电耦合至位线：i)电压源，以向存储器单元提供参考电压，或者ii)传感器，以感测流经存储器的电流单元。在一个方面，电路包括第一晶体管。第一晶体管和位线可以串联电耦合在晶体管对和存储器单元之间。
-
公开(公告)号：CN113160860A
公开(公告)日：2021-07-23
申请号：CN202110478689.9
申请日：2021-04-30
Applicant: 台湾积体电路制造股份有限公司
Abstract: 在存储器计算(“CIM”)系统中，通过将来自CIM存储器电路的电流信号与参考电流进行比较，来计算表示乘法和累加运算结果的电流信号通过电流数模转换器(“DAC”)电路实现。存储器电路可以包括非易失性存储器(“NVM”)元件，其可以是多级或二级NVM元件。存储器元件的特征尺寸可以被二进制加权以对应于多位权重和/或多位输入信号中的各个位置值。可替代地，相等大小的NVM元件可以用于驱动二进制加权大小的晶体管。电流比较操作可以比电压计算更高的速度执行。在一些实施例中，简单的时钟门控开关用于在电流求和分支中生成均匀电流。时钟门控开关还用于限制单元电流导通的时间，从而减少静态功耗。
-
Patent Agency Ranking
公开(公告)号：CN113257316B
公开(公告)日：2024-08-27
申请号：CN202010856724.1
申请日：2020-08-24
Applicant: 台湾积体电路制造股份有限公司
Abstract: 本文中所公开内容涉及一种存储器装置以及操作其的方法。存储器装置包含存储单元和将偏压电压提供到存储单元的偏压电源电路。在一个方面中，偏压电源电路包含耦合到存储单元的偏压存储单元，其中偏压存储单元与存储单元可具有相同半导体导电性类型。存储单元可包含至少两个栅极电极，且偏压存储单元可包含至少两个栅极电极。在一个配置中，偏压存储单元包含耦合到偏压存储单元的至少两个栅极电极中的一个的漏极电极。在此配置中，可通过调节或控制提供到偏压存储单元的漏极电极的电流来控制提供到存储单元的偏压电压。
-
公开(公告)号：CN113257316A
公开(公告)日：2021-08-13
申请号：CN202010856724.1
申请日：2020-08-24
Applicant: 台湾积体电路制造股份有限公司
Abstract: 本文中所公开内容涉及一种存储器装置以及操作其的方法。存储器装置包含存储单元和将偏压电压提供到存储单元的偏压电源电路。在一个方面中，偏压电源电路包含耦合到存储单元的偏压存储单元，其中偏压存储单元与存储单元可具有相同半导体导电性类型。存储单元可包含至少两个栅极电极，且偏压存储单元可包含至少两个栅极电极。在一个配置中，偏压存储单元包含耦合到偏压存储单元的至少两个栅极电极中的一个的漏极电极。在此配置中，可通过调节或控制提供到偏压存储单元的漏极电极的电流来控制提供到存储单元的偏压电压。
-
公开(公告)号：CN117875255A
公开(公告)日：2024-04-12
申请号：CN202311082577.7
申请日：2023-08-25
Applicant: 台湾积体电路制造股份有限公司
IPC: G06F30/398 , G11C16/04
Abstract: 本发明的实施例提供了一种集成电路包括：核心域，具有较小器件和较低操作电压的至少一个核心域设计规则限制；输入/输入域，具有比核心域的较小器件更大的器件和比核心域较低的操作电压更高的操作电压的输入/输出域设计规则限制；以及映射单元，包括两个或更多个电子器件，每个电子器件都满足至少一个核心域设计规则限制。映射单元被配置为输入/输出器件，并且在输入/输出域中以输入/输出域的较高操作电压来操作。本发明的实施例还提供了一种半导体电路及其映射方法。
-
公开(公告)号：CN115525095A
公开(公告)日：2022-12-27
申请号：CN202211033077.X
申请日：2022-08-26
Applicant: 台湾积体电路制造股份有限公司
Inventor： 曹斯钧 , 洪照俊 , 卡锡那·宾杜·马达维 , 陈翊文
IPC: G05F3/26
Abstract: 本揭示文件提供一种用于向电压调节器供电的电路以及供电方法。电压调节器电路具有电性耦接至输出驱动晶体管的栅极的输出，输出驱动晶体管具有电性耦接至电压源的第一端子以及电性耦接至分压器的第一端子的第二端子，分压器具有电性耦接至接地的第二端子，且分压器具有进一步降低电压的输出。电力控制电路晶体管具有电性耦接至电压源的第一端子，电力控制电路晶体管具有电性耦接至输出驱动晶体管的栅极端的第二端子，且电力控制电路晶体管具有耦接至状态电压信号的栅极端。
-
公开(公告)号：CN115525085A
公开(公告)日：2022-12-27
申请号：CN202210155569.X
申请日：2022-02-21
Applicant: 台湾积体电路制造股份有限公司
IPC: G05F1/56
Abstract: 本发明实施例涉及数字低压差电压调节器。在一些实施例中，集成电路装置包含带着功能单元的多个行，每一行具有单元高度。带着功能单元的行中的至少一行包含具有所述行单元高度的至少一个数字低压差电压调节器(Digital low‑dropout voltage regulators，DLVR)单元。DLVR单元包含：输入端子、输出端子、电压供应端子、参考电压端子和一或多对晶体管。每一对晶体管以叠接配置设置，连接在电压供应端子和输出端子之间。叠接配置的晶体管之一的栅极连接到输入端子，叠接配置的另一晶体管的栅极连接到参考电压端子。四个端子的每一个都包含金属路径，位在底部金属层中并位于单元高度内。
-
-
-
-
-
-
-
-
-
Search Results
12
records
(took 0.024 seconds)
