公开(公告)号：CN109727870A

公开(公告)日：2019-05-07

申请号：CN201810736302.3

申请日：2018-07-06

Applicant: 台湾积体电路制造股份有限公司

Inventor： 吕俊颉 ,  卡洛斯·H·迪亚兹 ,  张智胜 ,  彭成毅 ,  叶凌彦

IPC: H01L21/336 ,  H01L29/78 ,  H01L29/51

Abstract: 在制造负电容结构的方法中，在衬底上方形成介电层。在介电层上方形成第一金属层。在形成第一金属层之后，执行退火操作，随后执行冷却操作。形成第二金属层。在冷却操作之后，介电层变为包括正交晶相的铁电介电层。第一金属层包括(111)取向的晶体层。本发明实施例涉及半导体器件及其制造方法。

公开(公告)号：CN119967855A

公开(公告)日：2025-05-09

申请号：CN202510087384.3

申请日：2025-01-20

Applicant: 台湾积体电路制造股份有限公司

Inventor： 吕俊颉 ,  施昱全 ,  林佑明

IPC: H10D30/60 ,  H10D30/01

Abstract: 提供了氧化物半导体铁电场效应晶体管(OS‑FeFET)及其形成方法。本文公开的器件包括位于第一介电层中的电极、位于电极和第一介电层上方的铁电层、位于铁电层上方的高k介电层、位于高k介电层上方的氧化物半导体层、位于氧化物半导体层和高k介电层上方的第二介电层以及延伸穿过第二介电层以接触氧化物半导体层的第一接触部件和第二接触部件。本公开的实施例还涉及半导体器件、半导体器件结构及半导体器件的形成方法。

公开(公告)号：CN112151676B

公开(公告)日：2024-08-27

申请号：CN202010955885.6

申请日：2014-11-17

Applicant: 台湾积体电路制造股份有限公司

Inventor： 周淳朴 ,  柯志欣 ,  邱博文 ,  郑兆钦 ,  吕俊颉 ,  黄崎峰 ,  陈焕能 ,  薛福隆

IPC: H10N97/00 ,  H01L23/522 ,  H01L23/532 ,  H01L21/768

Abstract: 本发明提供了具有石墨烯结构的电容器、包括其的半导体器件及其形成方法。电容器包括具有多个第一石墨烯层的第一石墨烯结构。电容器还包括位于第一石墨烯结构上方的介电层。电容器还包括位于介电层上方的第二石墨烯结构，其中，第二石墨烯结构具有多个第二石墨烯层。

公开(公告)号：CN113380823B

公开(公告)日：2024-08-16

申请号：CN202110474606.9

申请日：2021-04-29

Applicant: 台湾积体电路制造股份有限公司

Inventor： 吕俊颉 ,  贾汉中 ,  杨世海 ,  杨柏峰 ,  林佑明

IPC: H10B51/20 ,  H10B51/10 ,  H10B51/30

Abstract: 提供了具有多层堆叠件的铁电存储器件，该多层堆叠件的布置在衬底上方并且包括交替堆叠的多个导电层与多个介电层。沟道层穿透多个导电层和多个介电层。多个铁电部分离散地布置在沟道层与多个导电层之间。多个铁电部分彼此垂直分隔开一个或多个非零距离。本申请的实施例还涉及形成铁电存储器件的方法。

公开(公告)号：CN109728089B

公开(公告)日：2022-03-29

申请号：CN201810178648.6

申请日：2018-03-05

Applicant: 台湾积体电路制造股份有限公司

Inventor： 吕俊颉 ,  卡洛斯·H·迪亚兹 ,  张智胜 ,  彭成毅 ,  叶凌彦 ,  李建兴

IPC: H01L29/78 ,  H01L21/336

Abstract: 在制造负电容结构的方法中，在衬底上方形成介电层。在介电层上方形成第一金属层。在形成第一金属层之后，实施退火操作，接着进行冷却操作。形成第二金属层。在冷却操作之后，介电层变成包括斜方晶相的铁电介电层。本发明实施例涉及半导体器件及其制造方法。

公开(公告)号：CN113488539A

公开(公告)日：2021-10-08

申请号：CN202110619997.9

申请日：2021-06-03

Applicant: 台湾积体电路制造股份有限公司

Inventor： 乔治奥斯·韦理安尼堤斯 ,  吕俊颉 ,  杨世海 ,  马礼修

IPC: H01L29/78 ,  H01L29/51 ,  H01L21/336

Abstract: 提供了一种半导体器件及其制造方法。该半导体器件包括栅极层、低掺杂半导体层、晶体铁电层以及源极端子和漏极端子。晶体铁电层设置在栅极层和低掺杂半导体层之间。源极端子和漏极端子设置在低掺杂半导体层上。

公开(公告)号：CN113380827A

公开(公告)日：2021-09-10

申请号：CN202110255533.4

申请日：2021-03-09

Applicant: 台湾积体电路制造股份有限公司

Inventor： 吕俊颉 ,  杨世海 ,  杨柏峰 ,  林佑明 ,  贾汉中

IPC: H01L27/1159 ,  H01L27/11597

Abstract: 一种用于形成存储器件的方法，包括：在衬底上方依次形成第一层堆叠件和第二层堆叠件，其中第一层堆叠件和第二层堆叠件中的每个包括在衬底上方依次形成的介电层、沟道层和源极/漏极层；形成延伸穿过第一层堆叠件和第二层堆叠件的开口，其中，开口包括在第一层堆叠件和第二层堆叠件的边界内的第一开口，以及从第二层堆叠件的侧壁向第一开口延伸的第二开口；通过用介电材料取代由开口暴露的源极/漏极层的部分来形成内间隔层；用铁电材料加衬开口的侧壁；以及通过用导电材料填充开口，在第一开口中形成第一栅电极并在第二开口中形成伪栅电极。本发明的实施例还涉及一种存储器件。

公开(公告)号：CN113380825A

公开(公告)日：2021-09-10

申请号：CN202110516834.8

申请日：2021-05-12

Applicant: 台湾积体电路制造股份有限公司

Inventor： 吕俊颉 ,  杨世海 ,  林佑明 ,  马礼修 ,  乔治奥斯·韦理安尼堤斯

IPC: H01L27/11587 ,  H01L27/1159 ,  H01L27/11592 ,  H01L27/11597

Abstract: 一种铁电存储器器件包括多层堆叠件、沟道层和基于III‑V的铁电层。该多层堆叠件布置在衬底上并包括交替堆叠的多个导电层与多个介电层。该沟道层穿透多层堆叠件的多个导电层和多个介电层。该基于III‑V的铁电层布置在沟道层与多层堆叠件之间，并包括选自III族元素的至少一种元素、选自V族元素的至少一种元素和选自过渡金属元素的至少一种元素。本发明的实施例还公开了形成铁电存储器器件的方法。

公开(公告)号：CN113299830A

公开(公告)日：2021-08-24

申请号：CN202110564957.9

申请日：2021-05-24

Applicant: 台湾积体电路制造股份有限公司

Inventor： 吕俊颉 ,  马礼修 ,  马可·范·达尔 ,  张志宇 ,  杨世海 ,  林佑明 ,  乔治奥斯·韦理安尼堤斯

IPC: H01L49/02 ,  H01L27/11507

Abstract: 实施例包含制造具有多个金属接触件的金属‑铁电金属电容器的结构和方法。实施例可包含：第一金属条带，设置在衬底上且在第一方向上延伸；铁电毯覆层，设置在第一金属条带上；第二金属条带，设置在铁电毯覆层上且在不同于第一方向的第二方向上延伸；以及多个金属接触件，设置在第一金属条带与第二金属条带之间且位于第一金属条带与第二金属条带的相交区内。

公开(公告)号：CN112750819A

公开(公告)日：2021-05-04

申请号：CN202011161108.0

申请日：2020-10-27

Applicant: 台湾积体电路制造股份有限公司

Inventor： 吕俊颉 ,  郑兆钦 ,  赵子昂 ,  李连忠

IPC: H01L27/088 ,  H01L21/8234

Abstract: 本发明提供一种具有鳍片结构、源极端子及漏极端子、沟道层以及栅极结构的晶体管装置。鳍片结构设置在材料层上。鳍片结构平行地布置且在第一方向上延伸。源极端子及漏极端子设置在鳍片结构及材料层上且覆盖鳍片结构的相对末端。沟道层分别设置在鳍片结构上，且每个沟道层在相同鳍片结构上的源极端子与漏极端子之间延伸。栅极结构设置在沟道层上且跨越鳍片结构。栅极结构在垂直于第一方向的第二方向上延伸。沟道层的材料包含过渡金属及硫族化物，源极端子及漏极端子包含金属材料，以及沟道层与源极端子及漏极端子共价键合。