公开(公告)号：CN1645628A

公开(公告)日：2005-07-27

申请号：CN200410103716.0

申请日：2004-12-28

Applicant: 三洋电机株式会社

Inventor： 恩田全人 ,  久保博稔 ,  宫原正二 ,  石田裕康 ,  斋藤洋明

IPC: H01L29/78 ,  H01L21/336

CPC classification number: H01L29/7813 ,  H01L21/26586 ,  H01L29/0869 ,  H01L29/4236 ,  H01L29/66727 ,  H01L29/66734

Abstract: 一种绝缘栅极型半导体装置及其制造方法，其解决由于层间绝缘膜从衬底表面突出而产生的如下可靠性问题等，在形成于其上的源电极上产生有分步敷层，引线结合时的应力使层间绝缘膜或衬底产生裂纹，而不能均匀地形成源电极而配线电阻增大。将层间绝缘膜完全埋入槽内。由此，由于源电极可大致平坦地在栅电极上部形成，故可防止分步敷层产生的不良。在裂纹，源极区域底盘区域、层间绝缘膜形成的三个工序中使用一片掩膜，可减小掩膜的对准误差的裕量，可实现比线宽限制的限界值更紧缩的设计。

公开(公告)号：CN101399286B

公开(公告)日：2011-06-22

申请号：CN200810161790.6

申请日：2008-09-26

Applicant: 三洋电机株式会社 ,  三洋半导体株式会社

Inventor： 石田裕康 ,  佐山康之 ,  冈田哲也

IPC: H01L29/78 ,  H01L29/06

CPC classification number: H01L29/7811 ,  H01L29/0634 ,  H01L29/0653 ,  H01L29/0661 ,  H01L29/66734 ,  H01L29/7813 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 本发明的目的在于提供一种半导体装置。以往，在超结结构的半导体装置中，元件区域端部的耗尽层的曲率较大，所以确保较宽的终端区域，并通过在终端区域反复设置p型半导体层和n型半导体层等，使耗尽层向衬底水平方向扩展，从而防止耗尽层端部的内部电场集中。但存在终端区域的宽度大、芯片尺寸增大的问题。本发明在具有超结结构的半导体区域的端部设置包围元件区域的绝缘区域。由于元件区域的耗尽层在绝缘区域终止，所以元件区域的端部不是曲面形状。即，在耗尽层中不存在内部电场集中的曲面，所以不需要设置终端区域来促进耗尽层向水平方向扩展的措施。由于不需要终端区域，所以可实现芯片尺寸的小型化。或者，能够扩大元件区域的面积。

公开(公告)号：CN101414553B

公开(公告)日：2011-04-20

申请号：CN200810165776.3

申请日：2008-09-23

Applicant: 三洋电机株式会社 ,  三洋半导体株式会社

Inventor： 石田裕康 ,  佐山康之

IPC: H01L21/02 ,  H01L21/20 ,  H01L21/336 ,  H01L29/06 ,  H01L29/78

CPC classification number: H01L21/76224 ,  H01L21/02381 ,  H01L21/0243 ,  H01L21/02439 ,  H01L21/02494 ,  H01L21/02521 ,  H01L21/02573 ,  H01L21/02587 ,  H01L21/02656 ,  H01L21/761 ,  H01L21/764 ,  H01L21/82 ,  H01L21/8222

Abstract: 本发明提供一种半导体晶片及其制造方法。以往超结结构晶片的制造方法需要沿半导体晶片的厚度方向多阶段地形成外延层的工序和离子注入工序，工序数量多。pn接合面呈波形，耗尽层难以均匀扩展。在利用倾斜离子注入形成一部分柱状半导体层的方法中，为了使杂质分布在晶片垂直方向上均匀，需要向沟槽下方也注入，存在无效区域增多的问题。本发明在半导体衬底上至少交替进行三次以上n型外延层的形成和蚀刻以及p型外延层的形成和蚀刻，从而用外延层形成所有半导体层。能将各半导体层的宽度形成得较窄，故在要求的耐压相同时，可提高各半导体层的杂质浓度，降低晶片的电阻值。通过最后在残留的空间部中埋入绝缘层，能避免在外延层的接合面产生不良。

公开(公告)号：CN101388336A

公开(公告)日：2009-03-18

申请号：CN200810215390.9

申请日：2008-09-11

Applicant: 三洋电机株式会社 ,  三洋半导体株式会社

Inventor： 石田裕康 ,  佐山康之

IPC: H01L21/02 ,  H01L21/20 ,  H01L21/336

CPC classification number: H01L29/0634 ,  H01L21/26586

Abstract: 本发明提供一种半导体晶片的制造方法。现有的超结结构晶片的制造方法中，需要在半导体晶片的厚度方向上多阶段形成外延层的工序和离子注入工序，工序数量多。而且，pn接合面呈波形，存在耗尽层难以均匀扩展的问题。另一方面，如果采用通过倾斜离子注入而形成一部分柱状半导体层的方法，则难以配置大量的超结结构。根据本发明的制造方法，在半导体衬底上，至少交替进行三次以上n型外延层的形成和蚀刻以及p型外延层的形成和蚀刻，从而利用外延层形成所有半导体层。由此，能够使得各半导体层的杂质浓度曲线均匀，能垂直于晶片表面形成pn接合面。并且，由于能够将各半导体层的宽度形成得较窄，故因杂质浓度提高，从而能够实现高耐压和低电阻。

公开(公告)号：CN100463222C

公开(公告)日：2009-02-18

申请号：CN200610006390.9

申请日：2006-01-20

Applicant: 三洋电机株式会社

Inventor： 石田裕康 ,  及川慎 ,  冈田喜久雄 ,  宫原正二 ,  落合直弘 ,  栉山和成

IPC: H01L29/78 ,  H01L27/04 ,  H01L21/336 ,  H01L21/822

CPC classification number: H01L29/7802 ,  H01L29/0696 ,  H01L29/0869 ,  H01L29/1095 ,  H01L29/66712 ,  H01L29/66734 ,  H01L29/7813

Abstract: 一种半导体装置，沟道层的杂质区域为较低的区域。以带状形成栅极电极，以梯状形成源极区域的图案中，由于部分地在源极区域正下方配置作为沟道层的低浓度区域，故发生电位降，存在雪崩能量劣化的问题。本发明中，在将栅极电极形成为带状，将源极区域形成为梯状的图案中，与栅极电极平行地设置带状体区。在与栅极电极邻接的第一源极区域间的沟道层表面露出第一体区，在将第一源极区域相互连结的第二源极区域下方设置第二体区。由此，可提高雪崩容量。另外，由于形成体区时不需要掩模，故有利于实现对位精度。

公开(公告)号：CN101132024A

公开(公告)日：2008-02-27

申请号：CN200710140986.2

申请日：2007-08-15

Applicant: 三洋电机株式会社 ,  三洋半导体株式会社

Inventor： 石田裕康 ,  夏目正

IPC: H01L29/78 ,  H01L29/41 ,  H01L29/417 ,  H01L29/423

CPC classification number: H01L29/7813 ,  H01L29/0696 ,  H01L29/0865 ,  H01L29/0869 ,  H01L29/1095 ,  H01L29/7811

Abstract: 本发明提供一种绝缘栅型半导体装置。在现有结构中，源极区域及反向栅区域与共同的源极电极接触，不能分别控制源极区域和反向栅区域的电位。因此，在将这种MOSFET用于双向转换元件时，将两个MOSFET串联连接，由控制电路进行MOSFET的导通截止及寄生二极管的控制，阻碍了装置的小型化。在动作区域整个面上设置源极区域，在沟槽间的源极区域下方设置第一反向栅区域，在源极区域外设置与第一反向栅区域连接的第二反向栅区域。将与源极区域接触的第一电极层设置在动作区域的整个面上，将与第二反向栅区域接触的第二电极层设置在第一电极层的外周。能够分别对第一电极层和第二电极层施加电位，进行防止寄生二极管引起的逆流的控制。

公开(公告)号：CN101071825A

公开(公告)日：2007-11-14

申请号：CN200710102817.X

申请日：2007-05-09

Applicant: 三洋电机株式会社

Inventor： 石田裕康 ,  野口康成

IPC: H01L29/78 ,  H01L29/423 ,  H01L27/088

CPC classification number: H01L29/7811 ,  H01L27/088 ,  H01L29/0619 ,  H01L29/0696 ,  H01L29/1095 ,  H01L29/42372 ,  H01L29/7395 ,  H01L29/7397 ,  H01L29/7813

Abstract: 本发明涉及一种绝缘栅极型半导体装置。现有的绝缘栅极型半导体装置中，在栅极焊盘电极的下方设置p+型杂质区域的情况下，p+型杂质区域的端部具有球面状的曲率。当漏极－源极间逆向击穿电压为数百伏时，电场集中在球面的端部，不能得到充足的漏极－源极间逆向击穿电压。在平面图案中，当p+型杂质区域的拐角部的曲率变大时，就会牺牲能配置在动作区域的晶体管单元数。本发明提供一种绝缘栅极型半导体装置，在栅极焊盘电极的下方也配置与晶体管单元连接的沟道区域及栅极。通过使晶体管单元为条纹状与源极接触，以所规定的电位固定位于栅极焊盘电极的下方的沟道区域。由此，即使不在栅极焊盘下方的整个面上设置p+型杂质区域，也能确保所规定的漏极－源极间逆向击穿电压。

公开(公告)号：CN1941413A

公开(公告)日：2007-04-04

申请号：CN200610121206.5

申请日：2006-08-17

Applicant: 三洋电机株式会社

Inventor： 栉山和成 ,  冈田哲也 ,  及川慎 ,  石田裕康 ,  佐山康之

IPC: H01L29/78 ,  H01L29/423 ,  H01L29/10 ,  H01L21/336 ,  H01L21/28

CPC classification number: H01L29/7802 ,  H01L29/0878 ,  H01L29/41766 ,  H01L29/42372 ,  H01L29/4238 ,  H01L29/66712 ,  H01L29/66727

Abstract: 本发明涉及一种绝缘栅型场效应晶体管，在平面结构的MOSFET中，当降低漏极－源极间电压VDS时，耗尽层宽度变窄，在栅极电极的中央下方的栅极－漏极间电容Cgd(回授电容Crss)迅速增大。由于回授电容Crss影响开关特性，故存在高频开关特性不能提高的问题。在栅极电极的中央设置分离孔。可抑制在降低漏极－源极间电压VDS，且耗尽层宽度变窄的情况下的回授电容Crss的迅速增大。由此，高频开关特性提高。另外，从分离孔注入n型杂质，在沟道区域间形成n型杂质区域。由于可使栅极电极下方为低电阻，故可降低导通电阻。n型杂质区域可自对准形成。

公开(公告)号：CN1885561A

公开(公告)日：2006-12-27

申请号：CN200610094045.5

申请日：2006-06-22

Applicant: 三洋电机株式会社

Inventor： 石田裕康 ,  万代忠男 ,  牛田敦也 ,  斋藤洋明

IPC: H01L29/78 ,  H01L21/336 ,  H01L27/02 ,  H02H9/00

CPC classification number: H01L29/7813 ,  H01L29/0696 ,  H01L29/086 ,  H01L29/66734

Abstract: 本发明涉及一种绝缘栅型半导体装置及其制造方法以及保护电路，在现有结构中，源极区域及体区域(背栅区域)与共同的源极电极接触，不能分别控制源极区域和背栅区域的电位。因此，在将这种MOSFET用于双向转换元件时，将两个MOSFET串联连接，由控制电路进行MOSFET的导通截止及寄生二极管的控制，阻碍了装置的小型化。设置与源极区域接触的第一电极层和与体区域(背栅)接触的第二电极层。第一电极层和第二电极层绝缘，分别沿与沟槽的延伸方向不同的方向延伸。可对第一电极层和第二电极层分别施加电位，进行防止因寄生二极管造成的逆流的控制。因此，可由一个MOSFET实现双向的转换元件。