公开(公告)号：CN1700430A

公开(公告)日：2005-11-23

申请号：CN200510067475.3

申请日：2005-04-25

Applicant: 三洋电机株式会社

Inventor： 石田裕康 ,  久保博稔 ,  宫原正二 ,  恩田全人

IPC: H01L21/336 ,  H01L21/768 ,  H01L21/28 ,  H01L21/324

CPC classification number: H01L29/7813 ,  H01L21/3003 ,  H01L21/76886 ,  H01L21/823487 ,  H01L29/456

Abstract: 一种半导体装置的制造方法。在MOSFET中，在形成元件区域后，与势垒金属层连续而形成配线层，进行氢烧结。但是，由于势垒金属层的吸附特性，在n沟道型时，阈值电压下降。因此，沟道层的杂质浓度升高，具有不能降低导通电阻的问题。在本发明中，在形成势垒金属层后，在层间绝缘膜上的势垒金属层上设置开口部，形成配线层，然后进行氢烧结处理。由此，进一步增加到达衬底的氢量并抑制阈值电压降低。由于沟道层的杂质浓度也可降低，故导通电阻降低。

公开(公告)号：CN100449781C

公开(公告)日：2009-01-07

申请号：CN200410103716.0

申请日：2004-12-28

Applicant: 三洋电机株式会社

Inventor： 恩田全人 ,  久保博稔 ,  宫原正二 ,  石田裕康 ,  斋藤洋明

IPC: H01L29/78 ,  H01L21/336

CPC classification number: H01L29/7813 ,  H01L21/26586 ,  H01L29/0869 ,  H01L29/4236 ,  H01L29/66727 ,  H01L29/66734

Abstract: 一种绝缘栅极型半导体装置及其制造方法，其解决由于层间绝缘膜从衬底表面突出而产生的如下可靠性问题等，在形成于其上的源电极上产生有分步敷层，引线结合时的应力使层间绝缘膜或衬底产生裂纹，而不能均匀地形成源电极而配线电阻增大。将层间绝缘膜完全埋入槽内。由此，由于源电极可大致平坦地在栅电极上部形成，故可防止分步敷层产生的不良。在裂纹，源极区域底盘区域、层间绝缘膜形成的三个工序中使用一片掩膜，可减小掩膜的对准误差的裕量，可实现比线宽限制的限界值更紧缩的设计。

公开(公告)号：CN101533855A

公开(公告)日：2009-09-16

申请号：CN200910128528.6

申请日：2009-03-16

Applicant: 三洋电机株式会社 ,  三洋半导体株式会社

Inventor： 宫原正二 ,  须磨大地

IPC: H01L29/78 ,  H01L29/36 ,  H01L21/336 ,  H01L21/20 ,  H01L21/265

CPC classification number: H01L29/7813 ,  H01L29/0619 ,  H01L29/0878 ,  H01L29/1083 ,  H01L29/1095 ,  H01L29/66734 ,  H01L29/7809 ,  H01L29/7811

Abstract: 本发明涉及一种绝缘栅型半导体装置及其制造方法。形成有绝缘栅型半导体元件的阱区域是扩散区域，越在其底部，杂质浓度变得越低，存在电阻增加的问题。因此，特别是在漏极向上结构的绝缘栅型半导体元件中存在接通电阻增加的问题。通过层积两个p型杂质区域而构成p型阱区域。各p型杂质区域依次层积在表面注入了p型杂质的n型半导体层，通过热处理同时扩散而构成p型阱区域。由此，能够得到直到所希望的深度杂质浓度都大致均匀的p型阱区域，该杂质浓度为用于确保所希望的耐压的足够的杂质浓度。

公开(公告)号：CN100463219C

公开(公告)日：2009-02-18

申请号：CN200410074901.1

申请日：2004-08-30

Applicant: 三洋电机株式会社

Inventor： 恩田全人 ,  久保博稔 ,  宫原正二 ,  石田裕康

IPC: H01L29/78 ,  H01L21/336 ,  H01L21/8234

CPC classification number: H01L29/7811 ,  H01L29/407 ,  H01L29/7813 ,  Y10S257/908

Abstract: 一种半导体装置及其制造方法。其解决现有的功率MOSFET通过宽的环状区和屏蔽金属来防止周边的反型时的周边区域的面积变大使扩大元件区域的面积是有限的。本发明半导体装置设置MIS(MOS)结构的防止反型区域。其宽度例如只要有多晶硅宽度便可，在沟槽深度方向获取氧化膜面积。由此，即使不扩大周边区域的面积也可减少泄漏电流，由于元件区域扩大，故可降低MOSFET的接通电阻。

公开(公告)号：CN1645628A

公开(公告)日：2005-07-27

申请号：CN200410103716.0

申请日：2004-12-28

Applicant: 三洋电机株式会社

Inventor： 恩田全人 ,  久保博稔 ,  宫原正二 ,  石田裕康 ,  斋藤洋明

IPC: H01L29/78 ,  H01L21/336

CPC classification number: H01L29/7813 ,  H01L21/26586 ,  H01L29/0869 ,  H01L29/4236 ,  H01L29/66727 ,  H01L29/66734

Abstract: 一种绝缘栅极型半导体装置及其制造方法，其解决由于层间绝缘膜从衬底表面突出而产生的如下可靠性问题等，在形成于其上的源电极上产生有分步敷层，引线结合时的应力使层间绝缘膜或衬底产生裂纹，而不能均匀地形成源电极而配线电阻增大。将层间绝缘膜完全埋入槽内。由此，由于源电极可大致平坦地在栅电极上部形成，故可防止分步敷层产生的不良。在裂纹，源极区域底盘区域、层间绝缘膜形成的三个工序中使用一片掩膜，可减小掩膜的对准误差的裕量，可实现比线宽限制的限界值更紧缩的设计。

公开(公告)号：CN101533855B

公开(公告)日：2011-01-19

申请号：CN200910128528.6

申请日：2009-03-16

Applicant: 三洋电机株式会社 ,  三洋半导体株式会社

Inventor： 宫原正二 ,  须磨大地

IPC: H01L29/78 ,  H01L29/36 ,  H01L21/336 ,  H01L21/20 ,  H01L21/265

CPC classification number: H01L29/7813 ,  H01L29/0619 ,  H01L29/0878 ,  H01L29/1083 ,  H01L29/1095 ,  H01L29/66734 ,  H01L29/7809 ,  H01L29/7811

Abstract: 本发明涉及一种绝缘栅型半导体装置及其制造方法。形成有绝缘栅型半导体元件的阱区域是扩散区域，越在其底部，杂质浓度变得越低，存在电阻增加的问题。因此，特别是在漏极向上结构的绝缘栅型半导体元件中存在接通电阻增加的问题。通过层积两个p型杂质区域而构成p型阱区域。各p型杂质区域依次层积在表面注入了p型杂质的n型半导体层，通过热处理同时扩散而构成p型阱区域。由此，能够得到直到所希望的深度杂质浓度都大致均匀的p型阱区域，该杂质浓度为用于确保所希望的耐压的足够的杂质浓度。

公开(公告)号：CN100463222C

公开(公告)日：2009-02-18

申请号：CN200610006390.9

申请日：2006-01-20

Applicant: 三洋电机株式会社

Inventor： 石田裕康 ,  及川慎 ,  冈田喜久雄 ,  宫原正二 ,  落合直弘 ,  栉山和成

IPC: H01L29/78 ,  H01L27/04 ,  H01L21/336 ,  H01L21/822

CPC classification number: H01L29/7802 ,  H01L29/0696 ,  H01L29/0869 ,  H01L29/1095 ,  H01L29/66712 ,  H01L29/66734 ,  H01L29/7813

Abstract: 一种半导体装置，沟道层的杂质区域为较低的区域。以带状形成栅极电极，以梯状形成源极区域的图案中，由于部分地在源极区域正下方配置作为沟道层的低浓度区域，故发生电位降，存在雪崩能量劣化的问题。本发明中，在将栅极电极形成为带状，将源极区域形成为梯状的图案中，与栅极电极平行地设置带状体区。在与栅极电极邻接的第一源极区域间的沟道层表面露出第一体区，在将第一源极区域相互连结的第二源极区域下方设置第二体区。由此，可提高雪崩容量。另外，由于形成体区时不需要掩模，故有利于实现对位精度。

公开(公告)号：CN1409408A

公开(公告)日：2003-04-09

申请号：CN02143281.3

申请日：2002-09-25

Applicant: 三洋电机株式会社

Inventor： 及川慎 ,  江藤弘树 ,  久保博稔 ,  宫原正二

IPC: H01L29/78 ,  H01L21/336

CPC classification number: H01L29/7811 ,  H01L29/0619 ,  H01L29/1095 ,  H01L29/4236 ,  H01L29/66348 ,  H01L29/66734 ,  H01L29/7397 ,  H01L29/7813

Abstract: 一种半导体装置及其制造方法，在目前的功率MOSFET中，在实际工作区域最外周的栅极底部产生电场集中，招致漏极－源极(或集电极－发射极)间耐压恶化。本发明通过使实际工作区域最外周的沟道比实际工作区域的沟道浅。可缓和在实际工作区域最外周的栅极底部的电场集中，能够抑制漏极－源极(或集电极－发射极)间的耐压恶化，而且通过使最外周的沟道开口部变窄，可在同一工序形成深度不同的沟道。

公开(公告)号：CN1822394A

公开(公告)日：2006-08-23

申请号：CN200610006390.9

申请日：2006-01-20

Applicant: 三洋电机株式会社

Inventor： 石田裕康 ,  及川慎 ,  冈田喜久雄 ,  宫原正二 ,  落合直弘 ,  栉山和成

IPC: H01L29/78 ,  H01L27/04 ,  H01L21/336 ,  H01L21/822

CPC classification number: H01L29/7802 ,  H01L29/0696 ,  H01L29/0869 ,  H01L29/1095 ,  H01L29/66712 ,  H01L29/66734 ,  H01L29/7813

Abstract: 一种半导体装置，沟道层的杂质区域为较低的区域。以带状形成栅极电极，以梯状形成源极区域的图案中，由于部分地在源极区域正下方配置作为沟道层的低浓度区域，故发生电位降，存在雪崩能量劣化的问题。本发明中，在将栅极电极形成为带状，将源极区域形成为梯状的图案中，与栅极电极平行地设置带状体区。在与栅极电极邻接的第一源极区域间的沟道层表面露出第一体区，在将第一源极区域相互连结的第二源极区域下方设置第二体区。由此，可提高雪崩容量。另外，由于形成体区时不需要掩模，故有利于实现对位精度。

公开(公告)号：CN1254867C

公开(公告)日：2006-05-03

申请号：CN02143281.3

申请日：2002-09-25

Applicant: 三洋电机株式会社

Inventor： 及川慎 ,  江藤弘树 ,  久保博稔 ,  宫原正二

IPC: H01L29/78 ,  H01L21/336

CPC classification number: H01L29/7811 ,  H01L29/0619 ,  H01L29/1095 ,  H01L29/4236 ,  H01L29/66348 ,  H01L29/66734 ,  H01L29/7397 ,  H01L29/7813

Abstract: 一种半导体装置及其制造方法，在目前的功率MOSFET中，在实际工作区域最外周的栅极底部产生电场集中，招致漏极-源极(或集电极-发射极)间耐压恶化。本发明通过使实际工作区域最外周的沟道比实际工作区域的沟道浅。可缓和在实际工作区域最外周的栅极底部的电场集中，能够抑制漏极-源极(或集电极-发射极)间的耐压恶化，而且通过使最外周的沟道开口部变窄，可在同一工序形成深度不同的沟道。