半导体装置及其制造方法

    公开(公告)号:CN100536166C

    公开(公告)日:2009-09-02

    申请号:CN200610004201.4

    申请日:2006-01-28

    Abstract: 本发明提供半导体装置及其制造方法,为降低导通状态的电流经路的电阻,而提高栅极电极下方的π部的杂质浓度。但是,用于沟道区域具有从底面到侧面变大的曲率,故杂质浓度过高,则在π部深的位置,耗尽层未充分接触,存在耐压劣化的问题。在栅极电极下方设置n型杂质区域。通过将栅极长度设为沟道区域的深度以下,形成n型杂质区域的侧面与相邻的沟道区域的侧面大致垂直的接合面。由此,耗尽层向衬底深度方向均匀地扩展,故可确保规定的耐压。另外,由于夹着栅极电极的沟道区域的间隔在表面及底面均匀,故可提高n型杂质区域的杂质浓度,谋求低导通电阻化。

    半导体装置及其制造方法

    公开(公告)号:CN1835249A

    公开(公告)日:2006-09-20

    申请号:CN200610004201.4

    申请日:2006-01-28

    Abstract: 本发明提供半导体装置及其制造方法,为降低导通状态的电流经路的电阻,而提高栅极电极下方的π部的杂质浓度。但是,用于沟道区域具有从底面到侧面变大的曲率,故杂质浓度过高,则在π部深的位置,耗尽层未充分接触,存在耐压劣化的问题。在栅极电极下方设置n型杂质区域。通过将栅极长度设为沟道区域的深度以下,形成n型杂质区域的侧面与相邻的沟道区域的侧面大致垂直的接合面。由此,耗尽层向衬底深度方向均匀地扩展,故可确保规定的耐压。另外,由于夹着栅极电极的沟道区域的间隔在表面及底面均匀,故可提高n型杂质区域的杂质浓度,谋求低导通电阻化。

Patent Agency Ranking