-
公开(公告)号：CN106977540A
公开(公告)日：2017-07-25
申请号：CN201610994787.7
申请日：2016-11-09
IPC: C07F9/00 , H01L21/8238 , H01L27/092
Abstract: 钽化合物、制造集成电路器件的方法、和集成电路器件，所述钽化合物由以下通式(I)表示，其中R1、R3和R4各自独立地为C1‑C10取代或未取代的直链或支化的烷基、烯基、或炔基，或C4‑C20取代或未取代的芳族或脂环族烃基；和R2为氢原子，C1‑C10取代或未取代的直链或支化的烷基、烯基、或炔基，或C6‑C20取代或未取代的芳族或脂环族烃基。
-
公开(公告)号：CN101800220A
公开(公告)日：2010-08-11
申请号：CN201010002113.7
申请日：2010-01-05
Applicant: 三星电子株式会社
IPC: H01L27/00 , H01L27/108
CPC classification number: H01L28/56 , H01L21/02189 , H01L21/022 , H01L21/02244 , H01L21/02247 , H01L21/31683 , H01L21/318 , H01L27/1085 , H01L28/40 , H01L28/75
Abstract: 一种具有改进电性能的电介质层的半导体器件及其相关方法，该半导体器件包括：下金属层、电介质层和上金属层，依次设置在半导体基板上；以及插入层，设置在电介质层与下金属层和上金属层中至少之一之间，其中电介质层包括金属氧化物膜，插入层包括金属材料膜。
-
公开(公告)号：CN1234909C
公开(公告)日：2006-01-04
申请号：CN00131893.4
申请日：2000-10-06
Applicant: 三星电子株式会社
IPC: C23C26/00
CPC classification number: H01L21/0228 , C23C16/403 , C23C16/409 , C23C16/45525 , C30B25/02 , C30B29/20 , H01L21/02164 , H01L21/02178 , H01L21/02181 , H01L21/02183 , H01L21/02186 , H01L21/02189 , H01L21/02192 , H01L21/02197 , H01L21/316 , H01L21/31691
Abstract: 一种利用原子层沉积(ALD)方法形成薄膜的方法，在这种方法中，在一周期内在基底上形成薄膜，这个周期包括：向装有基底的反应室注入第一反应物，该第一反应物包括形成薄膜的原子和配体；清除第一反应物，向反应室注入第二反应物；清除第二反应物。通过形成薄膜的原子与第二反应物之间的化学反应形成薄膜，并防止产生副产品，其中第二反应物与形成薄膜的原子的结合能大于配体与形成薄膜的原子的结合能。通过利用不含氢氧化物的一种物质作为第二反应物，清除第二反应物，使第二反应物与含氢氧化物的第三反应物反应，来抑制薄膜中氢氧化物副产品的产生。在清除第二反应物之后，注入第三反应物并被清除，该第三反应物是用于除去杂质，并改善薄膜的化学配比。通过这样做，就能获得化学配比良好且不含杂质的薄膜。
-
公开(公告)号：CN111943978B
公开(公告)日：2025-01-14
申请号：CN202010407574.6
申请日：2020-05-14
IPC: C07F9/00 , H01L21/3205
Abstract: 本文中描述了金属化合物和使用其制造半导体器件的方法。所述金属化合物包括化学式1的材料，其中M为Nb或Ta；R为取代或未取代的C3‑C10烷基；和X1、X2、X3、X4和X5各自独立地选自F、Cl、Br和I。[化学式1]#imgabs0#
-
公开(公告)号：CN112341489B
公开(公告)日：2024-07-12
申请号：CN202010585301.0
申请日：2020-06-23
Abstract: 铌化合物和使用所述铌化合物形成薄膜的方法，所述化合物由以下通式I表示：[通式I]#imgabs0#其中，在通式I中，R1、R4、R5、R6、R7和R8各自独立地是氢原子、C1‑C6直链烷基或支链烷基、或者C3‑C6环烃基，R4、R5、R6、R7和R8中的至少一个是C1‑C6直链烷基或支链烷基，并且R2和R3各自独立地是氢原子、卤素原子、C1‑C6直链烷基或支链烷基、或者C3‑C6环烃基。
-
Patent Agency Ranking
公开(公告)号：CN118042830A
公开(公告)日：2024-05-14
申请号：CN202311406000.7
申请日：2023-10-26
Applicant: 三星电子株式会社
Abstract: 一种半导体器件可以包括：衬底；衬底上的多个下电极；至少一个支撑层，与多个下电极接触；在多个下电极和至少一个支撑层上的介电层；以及介电层上的上电极。多个下电极中的每个下电极可以包括第一下电极和在第一下电极上的第二下电极。至少一个支撑层可以包括与第一下电极的上部区域的侧表面接触的第一支撑层。第二下电极的最上端的水平可以高于第一支撑层的上表面的水平。
-
公开(公告)号：CN107578995B
公开(公告)日：2023-07-11
申请号：CN201710533807.5
申请日：2017-07-03
Applicant: 三星电子株式会社
IPC: H01L21/285 , H01L21/67 , H10B12/00
Abstract: 一种制造半导体装置的方法及半导体装置制造设备。制造半导体装置的方法包含将抑制气体、源气体、反应气体及包含惰性气体的吹扫气体馈送至安置有衬底的处理腔室中。所述抑制气体抑制所述源气体物理吸附至所述衬底上。由此在所述衬底上形成薄膜。根据本发明的制造半导体装置的方法的实例可以在衬底上形成具有基本上均一的厚度的保形薄膜。
-
公开(公告)号：CN109134546B
公开(公告)日：2023-03-10
申请号：CN201810556182.9
申请日：2018-05-31
IPC: C07F11/00 , C23C16/18 , C23C16/455
Abstract: 本发明公开一种钨前驱体及一种形成含钨层的方法。所述钨前驱体具有由以下式1表示的结构。在式1中，R1、R2及R3独立地包括包含经取代或未经取代的C1到C5的直链或分支的烷基；R4及R5独立地包括包含C1到C5的直链或分支的烷基、卤素元素、具有C2到C10的二烷基氨基或者包含C3到C12的三烷基硅烷基；n为1或2，且m为0或1。此外，n+m＝2(例如，当n为1时，m为1)。当n为2时，m为0且R1及R2各有两个。两个R1彼此独立，且两个R2彼此独立。本公开的钨前驱体适用于沉积且限制及/或防止半导体器件的劣化。
-
公开(公告)号：CN108930028B
公开(公告)日：2022-01-11
申请号：CN201810223693.9
申请日：2018-03-19
Applicant: 三星电子株式会社
IPC: C23C16/455 , C23C16/40
Abstract: 形成薄膜的方法以及使用其制造集成电路器件的方法，所述形成薄膜的方法包括：通过在约300℃至约600℃的温度下将具有羰基的反应抑制化合物供应至下部膜的暴露表面而形成化学吸附在所述下部膜的第一部分上的第一反应抑制层；在约300℃至约600℃的温度下形成化学吸附在所述下部膜的第二部分上的第一材料的第一前体层，所述第二部分通过所述第一反应抑制层暴露；以及通过将反应性气体供应至所述第一反应抑制层和所述第一前体层而在所述下部膜上形成包含所述第一材料的第一单层，并从所述下部膜的表面除去所述第一反应抑制层，从而暴露所述第一部分。
-
-
-
-
-
-
-
-
-
Search Results
38
records
(took 0.035 seconds)
