公开(公告)号：CN116896872A

公开(公告)日：2023-10-17

申请号：CN202310261597.4

申请日：2023-03-17

Applicant: 三星电子株式会社

Inventor： 朴正敏 ,  林汉镇 ,  丁炯硕

IPC: H10B12/00

Abstract: 公开了集成电路器件。所述集成电路(IC)器件包括：下电极，在基底上，下电极包括包含第一金属的含金属膜；介电膜，覆盖下电极；以及上电极，面向下电极，介电膜在上电极与下电极之间。下电极包括：主下电极层，不包括与第一金属不同种类的金属掺杂剂，主下电极层与介电膜间隔开；以及界面下电极层，与介电膜接触，并且包括第一金属掺杂剂和第二金属掺杂剂。第一金属掺杂剂处于第一价态并且包括不同于第一金属的第二金属。第二金属掺杂剂处于小于第一价态的第二价态，并且包括不同于第一金属和第二金属的第三金属。

公开(公告)号：CN116744779A

公开(公告)日：2023-09-12

申请号：CN202310246383.X

申请日：2023-03-07

Applicant: 三星电子株式会社

Inventor： 朴正敏 ,  林汉镇 ,  丁炯硕

IPC: H10N97/00

Abstract: 一种半导体器件包括电容器结构。该电容器结构包括在第一方向上顺序堆叠的底电极、电介质层和顶电极。电介质层包括插设在底电极和顶电极之间并在第一方向上交替堆叠的第一电介质层和第二电介质层。第一电介质层包括铁电材料，第二电介质层包括反铁电材料。最下面的第二电介质层插设在最下面的第一电介质层和底电极之间，最上面的第二电介质层插设在最上面的第一电介质层和顶电极之间。

公开(公告)号：CN116744778A

公开(公告)日：2023-09-12

申请号：CN202310146737.3

申请日：2023-02-09

Applicant: 三星电子株式会社

Inventor： 朴正敏 ,  林汉镇 ,  丁炯硕

IPC: H10N97/00 ,  H10B12/00

Abstract: 一种半导体器件，包括电容器结构。电容器结构包括在第一方向上堆叠的底部电极、电介质层和顶部电极。电介质层包括第一电介质层、在第一方向上堆叠在第一电介质层上的第二电介质层、以及提供在第一电介质层中的第一杂质。第一电介质层包括铁电材料，第二电介质层包括反铁电材料。

公开(公告)号：CN116406226A

公开(公告)日：2023-07-07

申请号：CN202211309072.5

申请日：2022-10-25

Applicant: 三星电子株式会社

Inventor： 蔡弘植 ,  金泰均 ,  李珍秀 ,  闵孝善 ,  丁炯硕 ,  崔在亨 ,  韩东旭

IPC: H10N97/00 ,  H10B12/00

Abstract: 提供一种半导体器件。所述半导体器件包括基底上的底部电极。在平面图中，支撑图案设置在底部电极之间。顶部电极覆盖底部电极和支撑图案。介电层设置在底部电极与顶部电极之间以及支撑图案与顶部电极之间。盖图案插置在底部电极与介电层之间以及支撑图案与介电层之间。盖图案覆盖支撑图案的侧表面的至少一部分，并且延伸以覆盖支撑图案的顶表面和底部电极的顶表面。

公开(公告)号：CN115734707A

公开(公告)日：2023-03-03

申请号：CN202211048423.1

申请日：2022-08-30

Applicant: 三星电子株式会社

Inventor： 全寅铎 ,  林汉镇 ,  丁炯硕 ,  崔在亨

IPC: H10N97/00 ,  H10B12/00

Abstract: 提供了一种半导体装置。半导体装置包括下电极、下电极上的下电介质层、下电介质层上的上电极、形成在下电介质层与上电极之间的上电介质层、以及形成在下电介质层与上电介质层之间的插入电极膜，其中，上电介质层包括氧化钛。

公开(公告)号：CN104579600B

公开(公告)日：2019-11-01

申请号：CN201410567454.7

申请日：2014-10-22

Applicant: 三星电子株式会社

Inventor： 李海澈 ,  李在鹤 ,  丁炯硕 ,  许峻豪

IPC: H04L1/18

Abstract: 公开了一种选择性使用内部和外部存储器处理HARQ数据的装置和方法。提供了一种当处理混合自动重传请求(HARQ)数据时选择性地使用内部存储器和外部存储器的装置和方法。所述装置包括：组合器，被配置为接收第一HARQ突发；内部存储器，位于所述装置内；存储器选择器，被配置为将第一HARQ突发的大小与预定阈值进行比较，根据比较结果选择所述内部存储器和位于所述装置外部的外部存储器中的一个，并将第一HARQ突发存储在选择的存储器中。所述内部存储器的大小和所述预定阈值中的至少一个基于已被预定的第一服务类型的特点来确定。

公开(公告)号：CN103685115A

公开(公告)日：2014-03-26

申请号：CN201310421558.2

申请日：2013-09-16

Applicant: 三星电子株式会社

Inventor： 丁炯硕

IPC: H04L27/20 ,  H04L27/22 ,  H04L27/36 ,  H04L27/38

CPC classification number: H04L1/0003

Abstract: 提供一种发送数据的方法和装置以及发送数据和接收数据的系统。一种用于发送数据的装置包括：数据接收单元、信道质量测量单元、调制单元。其中，数据接收单元被配置为接收用于第一终端的第一传输数据和用于第二终端的第二传输数据；信道质量测量单元被配置为测量连接到第一终端的信道的第一接收灵敏度，并测量连接到第二终端的信道的第二接收灵敏度；调制单元被配置为基于第一接收灵敏度和第二接收灵敏度确定调制方案，根据确定的调制方案编码第一传输数据和第二传输数据以获得调制数据，并将调制数据发送到第一终端和第二终端。

公开(公告)号：CN101257023B

公开(公告)日：2011-09-14

申请号：CN200810080578.7

申请日：2008-02-22

Applicant: 三星电子株式会社

Inventor： 丁英洙 ,  丁炯硕 ,  许成 ,  白贤锡

IPC: H01L27/092 ,  H01L21/8238

CPC classification number: H01L29/517 ,  H01L21/28088 ,  H01L21/823842 ,  H01L29/4966

Abstract: 示例实施例提供了一种互补金属氧化物半导体(CMOS)半导体装置和一种制造该CMOS半导体装置的方法。所述CMOS半导体装置可以包括：栅极，在nMOS区域和pMOS区域中；多晶硅覆盖层；金属氮化物层，在多晶硅覆盖层之下；栅极绝缘层，在栅极之下。nMOS区域和pMOS区域的金属氮化物层可以由相同类型的材料形成，并可以具有不同的逸出功。因为金属栅极由相同类型的金属氮化物层形成，所以可以简化工艺，可以增加产量，并可以获得更高性能的CMOS半导体装置。

公开(公告)号：CN100479113C

公开(公告)日：2009-04-15

申请号：CN200510091335.X

申请日：2005-05-16

Applicant: 三星电子株式会社

Inventor： 金润奭 ,  金宗杓 ,  林夏珍 ,  朴哉彦 ,  丁炯硕 ,  李钟镐 ,  梁钟虎

IPC: H01L21/316 ,  H01L21/304 ,  C23C16/44 ,  C23C16/40

Abstract: 提供了使用原子层沉积工艺在半导体基底上制造金属硅酸盐层的方法。为了形成具有所需厚度的金属硅酸盐层，这些方法包括进行金属硅酸盐层形成周期至少一次。金属硅酸盐层形成周期包括重复进行金属氧化物层形成周期K次的操作以及重复进行硅氧化物形成周期Q次的操作。K和Q分别是1至10的整数，该金属氧化物层形成周期包括步骤：向含有基底的反应器中供应金属源气体，排出残留在反应器中的金属源气体，接着向该反应器供应氧化物气体。该硅氧化物层形成周期包括：向含有基底的反应器中供应硅源气体，排出残留在反应器中的硅源气体，接着向该反应器供应氧化物气体。

公开(公告)号：CN109841673B

公开(公告)日：2024-05-28

申请号：CN201811311350.4

申请日：2018-11-06

Applicant: 三星电子株式会社

Inventor： 李钟汉 ,  金完敦 ,  宋在烈 ,  任廷爀 ,  丁炯硕

IPC: H01L29/423 ,  H01L29/78 ,  H01L21/336

Abstract: 公开了半导体装置及其制造方法。半导体装置包括：栅电极，位于基底上；上覆盖图案，位于栅电极上；以及下覆盖图案，位于栅电极与上覆盖图案之间。下覆盖图案包括：第一部分，位于栅电极与上覆盖图案之间；以及多个第二部分，从第一部分延伸到上覆盖图案的对应的侧表面上。上覆盖图案覆盖第二部分中的每个的最顶表面。