公开(公告)号：CN101329910A

公开(公告)日：2008-12-24

申请号：CN200810109453.2

申请日：2008-06-12

Applicant: 尔必达存储器株式会社

Inventor： 中井洁 ,  田修一 ,  城野雄介

IPC: G11C11/56 ,  G11C16/02 ,  G11C16/08 ,  G11C8/08 ,  G11C8/14 ,  H01L27/24

CPC classification number: G11C13/0023 ,  G11C11/5678 ,  G11C13/0004 ,  G11C13/0028 ,  G11C13/0069 ,  G11C2013/0078 ,  G11C2213/72

Abstract: 一种相变存储设备，包括：相变元件，用于通过改变电阻态来可重写地存储数据；存储单元，该存储单元排列在字线和位线的交叉处并且由串联连接的相变元件和二极管形成；选择晶体管，该选择晶体管形成于位于存储单元之下的扩散层中，用于响应于与栅极相连的字线的电势来有选择地控制二极管的阳极与地线之间的电连接；以及预充电电路，用于将位于与未选字线相对应的存储单元之下的扩散层预充电到预定电压并且用于将与所选字线相对应的存储单元之下的扩散层与预定电压断开。

公开(公告)号：CN100444388C

公开(公告)日：2008-12-17

申请号：CN200610089841.X

申请日：2006-05-24

Applicant: 尔必达存储器株式会社

Inventor： 山崎靖

IPC: H01L27/108 ,  H01L29/78 ,  H01L21/8242 ,  H01L21/336

CPC classification number: H01L29/66621 ,  H01L21/823807 ,  H01L21/823842 ,  H01L27/10873 ,  H01L27/10894 ,  H01L29/6659 ,  H01L29/7833 ,  H01L29/7835

Abstract: 本发明提供了这样的半导体器件，所述半导体器件包括：双栅外围晶体管，其具有表面沟道nMOSFET的晶体管结构和表面沟道pMOSFET的晶体管结构；以及单元晶体管，其具有带凹沟道结构的nMOSFET结构，所述单元晶体管的栅电极具有包含近似恒定浓度的N型杂质的N型多晶硅层。

公开(公告)号：CN100424870C

公开(公告)日：2008-10-08

申请号：CN200410076668.0

申请日：2004-04-29

Applicant: 株式会社日立制作所 ,  尔必达存储器株式会社

Inventor： 谷江尚史 ,  久野奈柄 ,  细川浩二

IPC: H01L25/00

CPC classification number: H01L25/105 ,  H01L2224/50 ,  H01L2225/1023 ,  H01L2225/1029 ,  H01L2225/1058 ,  H01L2225/107 ,  H01L2924/00011 ,  H01L2924/01047 ,  H01L2924/15311 ,  H01L2924/15321 ,  H01L2924/15331 ,  H01L2924/3011 ,  H01L2924/3511 ,  H01L2924/00 ,  H01L2924/01005

Abstract: 一种半导体模块，其特征是包括：具有半导体元件、配线基板、和在上述半导体元件的与上述配线基板侧的面相对侧的面上形成的第1有机膜的半导体封装，上述配线基板具有连接上述半导体元件的配线构件和连接上述配线构件的外部端子；以及装载上述半导体封装的安装基板；第1上述半导体封装和第2上述半导体封装相层叠；在上述第1半导体封装的上述配线基板与上述第2半导体封装的上述第1有机膜之间、以及上述安装基板与上述半导体封装之间，具有第2有机膜。

公开(公告)号：CN100421185C

公开(公告)日：2008-09-24

申请号：CN200410031599.1

申请日：2004-03-25

Applicant: 尔必达存储器株式会社

Inventor： 吉田博康 ,  大石贯时

IPC: G11C29/00

CPC classification number: G11C29/26 ,  G11C2029/2602

Abstract: 本发明提供一种能抑制电路规模的增大、能容易地与频繁地改变图形的测试对应、提高半导体存储装置的可测试性的装置。该装置设有：保持电路(103)，保持向存储单元阵列(101-1)的存储单元的写入数据；比较器(CCMPN)，将来自于保持电路(103)的写入数据写入所选择的地址的存储单元，输入从该存储单元读出的数据，并且将被保持电路保持的数据作为期望值数据而输入，对读出数据和期望值数据进行比较；以及判断电路(104)，根据反转控制信号(DIM)的值，将被保持电路(103)保持的写入数据的正转值或反转值中的一个作为向存储单元的写入数据和向比较器(CCMPN)的期望值数据而输出，并且根据与多个比较器连接的一致检测信号(MATCH0)，输出错误标志。

公开(公告)号：CN100411172C

公开(公告)日：2008-08-13

申请号：CN200410081801.1

申请日：2004-12-30

Applicant: 株式会社日立制作所 ,  尔必达存储器株式会社

Inventor： 谷江尚史 ,  久野奈柄 ,  太田裕之 ,  池田博明 ,  安生一郎 ,  片桐光昭 ,  渡边祐二

IPC: H01L25/10

CPC classification number: H01L25/0657 ,  H01L23/481 ,  H01L24/48 ,  H01L2224/05573 ,  H01L2224/05647 ,  H01L2224/13025 ,  H01L2224/16145 ,  H01L2224/16225 ,  H01L2224/45144 ,  H01L2224/48091 ,  H01L2224/48227 ,  H01L2224/48472 ,  H01L2224/73204 ,  H01L2225/06513 ,  H01L2225/0652 ,  H01L2225/06541 ,  H01L2225/06589 ,  H01L2225/06593 ,  H01L2924/00014 ,  H01L2924/01019 ,  H01L2924/01079 ,  H01L2924/01087 ,  H01L2924/10253 ,  H01L2924/14 ,  H01L2924/15311 ,  H01L2924/15312 ,  H01L2924/181 ,  H01L2924/19041 ,  H01L2924/19105 ,  H01L2924/00 ,  H01L2924/00012 ,  H01L2224/45099 ,  H01L2224/45015 ,  H01L2924/207

Abstract: 课题在于提供可以降低动作时的温度上升的半导体器件。把接口芯片(2)叠层到叠层起来的多个半导体元件(1)的上面。在多个半导体元件(1)的下面，配置Si内插板(3)和树脂基板内插板(4)。Si内插板(3)配置在树脂内插板(4)与多个半导体元件(1)之间，厚度比半导体元件(1)的厚度更厚，而且，具有小于树脂内插板(4)的线膨胀系数，大于等于多个半导体元件(1)的线膨胀系数的线膨胀系数。

公开(公告)号：CN100382316C

公开(公告)日：2008-04-16

申请号：CN200410083414.1

申请日：2004-10-08

Applicant: 尔必达存储器株式会社

Inventor： 田桑哲也

IPC: H01L27/092 ,  H01L29/49 ,  H01L29/78 ,  H01L21/8238 ,  H01L21/283 ,  H01L21/336

CPC classification number: H01L21/324 ,  H01L21/28061 ,  H01L21/28247 ,  H01L21/823842 ,  H01L29/4933

Abstract: 一种半导体器件具有双栅电极结构。该栅电极具有包括掺杂多晶硅膜、WSi2膜、WN膜和W膜的层结构。形成在P沟道区域中的多晶硅膜上的WSi2膜形成有多个彼此隔开的WSi2微粒，从而防止了掺杂在多晶硅膜中的杂质的双边扩散。

公开(公告)号：CN101136238A

公开(公告)日：2008-03-05

申请号：CN200710148555.0

申请日：2007-08-29

Applicant: 尔必达存储器株式会社

Inventor： 木下博人 ,  藤泽宏树

IPC: G11C7/10

CPC classification number: H03K17/6872 ,  G11C7/1051 ,  G11C7/1057 ,  G11C2207/2254 ,  H03K19/0005 ,  H03K19/018571

Abstract: 一种半导体的输出电路，包括单位缓冲器，每个单位缓冲器具有在电源端VDDQ和输出端DQ之间连接的晶体管和电阻器，以及在电源端VSSQ和输出端DQ之间连接的晶体管和电阻器。该单位缓冲器中包括的晶体管的导通电阻值基本上相互相等，并且该单位缓冲器中包括的电阻器的电阻值相互不同。基于电阻器的电阻值之间的差值，可以抵消由于电源电阻引起的阻抗偏差。

公开(公告)号：CN101060087A

公开(公告)日：2007-10-24

申请号：CN200710096149.4

申请日：2007-04-13

Applicant: 尔必达存储器株式会社 ,  NEC凸版电子基板株式会社

Inventor： 山口昌浩 ,  中村博文

IPC: H01L21/48 ,  H01L21/60 ,  H01L23/498 ,  H01L25/00 ,  H01L23/488

CPC classification number: H01L25/105 ,  H01L21/4846 ,  H01L23/3128 ,  H01L24/48 ,  H01L24/73 ,  H01L25/0657 ,  H01L2224/16225 ,  H01L2224/32145 ,  H01L2224/32225 ,  H01L2224/48091 ,  H01L2224/48227 ,  H01L2224/73204 ,  H01L2224/73265 ,  H01L2225/0651 ,  H01L2225/06568 ,  H01L2225/06586 ,  H01L2225/1023 ,  H01L2225/1058 ,  H01L2924/00014 ,  H01L2924/01019 ,  H01L2924/01078 ,  H01L2924/01079 ,  H01L2924/15311 ,  H01L2924/15331 ,  H01L2924/181 ,  H01L2924/00 ,  H01L2924/00012 ,  H01L2224/45099 ,  H01L2224/45015 ,  H01L2924/207

Abstract: 通过刻蚀金属板形成金属柱。因此，金属柱可以形成有精确的高度和精细间距。通过使用上封装中形成的金属柱将上和下封装连接在一起，能够获得具有精细电极间距的小型化半导体器件。

公开(公告)号：CN100345268C

公开(公告)日：2007-10-24

申请号：CN200510056050.2

申请日：2005-03-21

Applicant: 尔必达存储器株式会社

Inventor： 渡边祐二 ,  片桐光昭 ,  谷江尚史 ,  中村淳 ,  佐藤朝彦

IPC: H01L21/60 ,  H01L23/48 ,  H05K3/34

CPC classification number: H05K1/111 ,  H01L21/563 ,  H01L23/3114 ,  H01L24/48 ,  H01L25/0657 ,  H01L25/105 ,  H01L2224/32225 ,  H01L2224/48091 ,  H01L2224/73203 ,  H01L2224/73265 ,  H01L2225/0651 ,  H01L2225/06517 ,  H01L2225/06565 ,  H01L2924/00014 ,  H01L2924/01087 ,  H01L2924/15311 ,  H01L2924/181 ,  H05K2201/09281 ,  H05K2201/094 ,  H05K2201/10734 ,  Y02P70/611 ,  H01L2924/00012 ,  H01L2224/45099 ,  H01L2224/45015 ,  H01L2924/207

Abstract: 半导体装置，具有：半导体封装件(2)；以及安装基板(5)，该安装基板(5)具有通过焊料突起(4)而与半导体封装件(2)电连接的焊盘(8)。安装基板(5)上形成了多个由多个焊盘(8)配置而成的列，构成位于分别离主边最近的一侧的列的焊盘(8)中的至少一个，具有从焊盘(8)沿着安装基板面延伸的布线(9)，主边构成了半导体封装件外缘。布线(9)按以下方式形成：与焊盘(8)对应的联络部位于与连接焊盘(8)的中心和半导体封装件(2)的中心的线段相比，靠近与该线段在焊盘(8)中心直交的线段的一侧。

公开(公告)号：CN101043214A

公开(公告)日：2007-09-26

申请号：CN200610162423.9

申请日：2004-08-02

Applicant: 尔必达存储器株式会社

Inventor： 高井康浩 ,  小林胜太郎

IPC: H03L7/081 ,  H03L7/087 ,  G06F1/10 ,  G11C11/407 ,  H03K5/13

CPC classification number: H03K5/133 ,  H03K5/135 ,  H03K2005/00058 ,  H03K2005/00241 ,  H03K2005/00247 ,  H03K2005/00273 ,  H03L7/0814 ,  H03L7/087

Abstract: 本发明提供一种延迟电路，实现DLL的低波动、小面积化。具有：具有多级延迟单元(101～110)的第1延迟电路串；具有多级延迟单元(111～121)的第2延迟电路串；以及，与第1延迟电路串的各级对应而设，根据分别输入的控制信号，对第1延迟单元的输出向第2延迟电路串对应的级的传送进行控制的多个传送电路(131～141)。内含逻辑回路是：第1延迟电路串的各级的延迟单元(101～110)将输入信号反相输出，第2延迟电路串的各级的延迟单元输入与该延迟单元对应的上述传送电路的输出和该延迟单元的前级延迟单元的输出，把输出信号输出到后级。通过对输入的信号的上升沿和下降沿的传输通路独立地进行选择，使占空比可变。