延迟电路和延迟同步回路装置

    公开(公告)号:CN1581690A

    公开(公告)日:2005-02-16

    申请号:CN200410055689.4

    申请日:2004-08-02

    Abstract: 本发明提供一种延迟电路,实现DLL的低波动、小面积化。具有:具有多级延迟单元(101~110)的第1延迟电路串;具有多级延迟单元(111~121)的第2延迟电路串;以及,与第1延迟电路串的各级对应而设,根据分别输入的控制信号,对第1延迟单元的输出向第2延迟电路串对应的级的传送进行控制的多个传送电路(131~141)。内含逻辑回路是:第1延迟电路串的各级的延迟单元(101~110)将输入信号反相输出,第2延迟电路串的各级的延迟单元输入与该延迟单元对应的上述传送电路的输出和该延迟单元的前级延迟单元的输出,把输出信号输出到后级。通过对输入的信号的上升沿和下降沿的传输通路独立地进行选择,使占空比可变。

    延迟电路和延迟同步回路装置

    公开(公告)号:CN101043214B

    公开(公告)日:2012-05-09

    申请号:CN200610162423.9

    申请日:2004-08-02

    Abstract: 一种延迟电路,包括:具有多级延迟单元的延迟电路串;根据控制信号控制导通、截止的第1开关;和与控制信号对应的级数的延迟单元的输出连接,在输入信号的上升沿和下降沿的一方的跃变沿通过与选择控制信号对应的级数时导通,使共用节点从一逻辑值跃变到另一逻辑值的第2开关;生成上升和下降的信号的信号生成电路;按输入信号的上升沿和下降沿的另一个的跃变,把共用节点设定为一逻辑值的控制电路,由与奇数级的延迟单元的输出连接的第2开关和相应的第1开关构成的串联电路与第1共用节点连接,由与偶数级的延迟单元的输出连接的第2开关和相应的第1开关构成的串联电路与第2共用节点连接;对于第1及第2共用节点,备有各信号生成电路。

Patent Agency Ranking