-
公开(公告)号：CN101872647B
公开(公告)日：2014-01-08
申请号：CN200910050101.9
申请日：2009-04-27
Applicant: 复旦大学
IPC: G11C17/14
Abstract: 本发明属存储器技术领域，涉及一种一次编程电阻随机存储单元、阵列、存储器及其操作方法。本发明提供的一次编程电阻随机存储单元使用二元或者二元以上的多元金属氧化物作并具有2T2R的结构特点，通过第一个存储电阻和第二个存储电阻的状态组合差异来代表存储状态“1”和“0”。该发明的一次编程电阻随机存储单元、阵列、存储器不容易受工艺偏差的影响，并具有读取速度快、读写容限高、不挥发的特点。
-
公开(公告)号：CN101894907B
公开(公告)日：2013-11-27
申请号：CN200910051873.4
申请日：2009-05-21
Applicant: 复旦大学
IPC: H01L45/00 , G11C11/56 , H01L21/8238
Abstract: 一种CuxO基电阻型存储器制备方法，属于集成电路制造技术领域。通过在CuSi化合物缓冲层上氧化形成CuxO基存储介质后，再对CuxO基存储介质进行硅化处理，能够在CuxO基存储介质中的掺入的更多Si元素，实现Si元素在CuxO基存储介质中整体分布相对更均匀，特别是在CuxO基存储介质上表层也形成了Si元素掺杂，从而提高该电阻型存储器的Ron和数据保持特性。采用该方法制备的CuxO电阻型存储器具有低功耗、长数据保持特性的优点。
-
公开(公告)号：CN101452740B
公开(公告)日：2013-11-06
申请号：CN200810207839.7
申请日：2008-12-26
Applicant: 复旦大学
IPC: G11C8/10
Abstract: 一种能同时选中多条位线的列译码器，具体针对传统译码器每次只能在一个存储阵列中选中一个存储单元的弱点，提出一种新型的可以同时选中多条位线的列译码器。它包括可以恒定输出使欲选中地址线选中的有效选中电平的电平转换器。在此列译码器的基础上，可以成功实现同时选中多条位线，对多条位线上的多个存储单元进行写或者激活(Forming)等操作，可以大大提高工作的效率，尤其适应于对电阻存储器的激活操作过程。
-
公开(公告)号：CN101853697B
公开(公告)日：2013-10-16
申请号：CN201010217173.0
申请日：2010-07-05
Applicant: 复旦大学
IPC: G11C11/4063 , G11C11/401 , H01L21/8242
Abstract: 本发明属于动态随机存储器（DRAM）技术领域，具体为一种增益单元eDRAM单元、存储器及其制备方法。该增益单元eDRAM单元包括读MOS晶体管、写MOS晶体管、写字线、写位线、读字线、读位线以及等效寄生电容，所述写MOS晶体管的漏端与读MOS晶体管的栅极电连接，写MOS晶体管的漏端的深度大于写MOS晶体管的源端的深度，设置写MOS晶体管的漏端掺杂浓度分布以减小漏端的PN结的漏电流。该增益单元eDRAM具有数据保持时间长的特点，由该增益单元eDRAM单元组成的存储器的刷新频率低、功耗小。
-
公开(公告)号：CN101393769B
公开(公告)日：2013-10-16
申请号：CN200810201662.X
申请日：2008-10-23
Applicant: 复旦大学
Abstract: 本发明涉及电阻存储器的激活操作方法，属于电阻存储器领域，用于具有激活电压的电阻存储器从初始高阻态向低阻态转换，在所述电阻存储器上，施加使存储介质上的偏置电压低于所述激活电压的脉宽为tf的宽脉冲电信号，其脉宽tf大于电阻存储器均能从初始高阻态向低阻态转变所需时间的上限值tc，以确保阵列中所有电阻存储器均能从高阻值转变为低阻值。本发明提供的激活操作方法具有低电压操作的特点，可以使电阻存储器的驱动电路中不需要电荷泵电路来产生额外的高压，并能避免因激活操作的电压过高而引起存储介质击穿、失去存储性能等问题。
-
Patent Agency Ranking
公开(公告)号：CN103123805A
公开(公告)日：2013-05-29
申请号：CN201110372169.6
申请日：2011-11-21
Applicant: 复旦大学
IPC: G11C11/406 , H01L27/108
Abstract: 本发明属于存储器技术领域，涉及一种基于阻变栅介质的2T动态存储单元和阵列结构及其操作方法。本发明包括写入管、读取管、存储部件、写字线、写位线、读字线、和读位线；所述的写入管的源端连接读取管的栅极，写入管有编程的作用；读取管的栅极介质为存储部件；该栅极介质有绝缘、高阻、低阻三种不同状态，其中高阻、低阻之间转变可逆，读取时在读入管栅极、读字线施加一定电压，可根据读位线的电压变化或电流值大小判断“0”和“1”。本发明工艺简便、成本低廉、效果优越、低功耗、高性能，与32nm High k CMOS逻辑工艺前端兼容。
-
公开(公告)号：CN102169714B
公开(公告)日：2013-04-17
申请号：CN201010113756.9
申请日：2010-02-25
Applicant: 复旦大学
IPC: G11C11/406
Abstract: 本发明属于动态随机存储器技术领域，具体为一种体硅浮体晶体管存储器的刷新操作方法。本发明的刷新操作方法包括在体硅FBC的隐埋层上偏置电压脉冲以使隐埋层与浮体区之间的PN结弱导通步骤，使存储器由“强1”状态变为“弱1”状态，或者由“弱0”变为“强0”状态；该方法并不利用Charge Bumping(电荷泵)效应进行刷新操作，因此具有刷新操作的可靠性高的特点。同时，对于FBC存储器单元或存储器，刷新操作过程中不存在读取过程，进而可以对FBC存储器的存储阵列进行整体刷新操作。
-
公开(公告)号：CN103035283A
公开(公告)日：2013-04-10
申请号：CN201110295340.8
申请日：2011-09-29
Applicant: 复旦大学
IPC: G11C11/4063
Abstract: 一种多级温度控制自刷新存储设备，包括振荡器(101)、分频器(102)以及DRAM阵列，该设备还包括扩展模式寄存器设置(EMRS)模块(500)、选择电路(300)、多个衬底电压稳定模块(201、202、……20n)，分频器(102)将输入频率frq分频成多个输出频率Refrq1，Refreq2，…Refrqn，衬底电压稳定模块(201、202、……20n)产生DRAM保持期间的衬底电压VBB1、VBB2、……VBBn，扩展模式寄存器设置(EMRS)模块(500)通过写入编码信号Code，即外部设置码，生成选择信号Refsel，提供给选择电路(300)，选择电路模块300在扩展模式寄存器设置(EMRS)模块(500)的设置控制下从(VBB1，Refrq1)、(VBB2，Refrq2)、……(VBBn，Refrqn)中选择一组输出到DRAM阵列的刷新频率Refrq和晶体管衬底电压VBB上。
-
公开(公告)号：CN102332454B
公开(公告)日：2013-04-10
申请号：CN201010226845.4
申请日：2010-07-15
Applicant: 复旦大学
IPC: H01L27/112 , H01L21/8246 , G11C17/16 , G11C17/18
CPC classification number: H01L27/112 , G11C17/00 , H01L21/768 , H01L23/5252 , H01L23/538 , H01L27/11206 , H01L2924/0002 , H01L2924/00
Abstract: 本发明属于一次可编程存储器技术领域，具体为一种一次可编程存储（OTP）单元、存储器及其制备方法。该OTP单元包括下电极、上电极以及置于上电极和下电极之间的存储介质层，所述存储介质层包括：第一金属氧化物层以及第二金属氧化物层，其中，第一金属氧化物层和第二金属氧化物层之间形成用于编程的相邻接区域。该OTP包括按行和列排列的多个以上所述及的一次可编程存储单元。该OTP单元以及OTP具有编程电压低、单元面积小、可集成于集成电路的后端结构中、工艺灵活性强的特点，并且其制备方法相对简单、成本低。
-
公开(公告)号：CN102789812A
公开(公告)日：2012-11-21
申请号：CN201110127403.9
申请日：2011-05-17
Applicant: 复旦大学
Abstract: 基于阻变栅介质的NOR型存储器包括：晶体管，包括源极、漏极和控制栅极；存储节点，即所述晶体管控制栅极的栅介质，位于晶体管控制栅极和硅衬底之间，存储电阻变化；字线，连接到所述晶体管的控制栅极；位线，连接到所述晶体管的漏极；源线，连接到所述晶体管的源极。栅极使用具有阻变特性材料，具有绝缘、高阻、低阻三种不同状态，其中高阻、低阻之间转变可逆，读取时在字线、源线、位线之间施加一定电压，可根据不同大小的电流判断“0”和“1”。还提供一种基于阻变栅介质的NOR型存储单元阵列及其操作方法。
-
-
-
-
-
-
-
-
-
Search Results
258
records
(took 0.053 seconds)
