公开(公告)号：CN118173601A

公开(公告)日：2024-06-11

申请号：CN202410237236.0

申请日：2024-03-01

Applicant: 复旦大学

Inventor： 孙清清 ,  徐航 ,  张卫

IPC: H01L29/78 ,  H01L29/06

Abstract: 本发明公开一种具有掩埋式场限环的碳化硅器件接地方法。该方法包括以下步骤：进行网格状元胞版图设计，使具有掩埋式场限环的碳化硅元胞呈现网格状排列；对元胞实行交叉节点分布式接地或分段分布式接地，以减小器件的特征尺寸，降低器件单位面积电阻。该方法能够显著减小器件的特征尺寸，提升器件元胞密度及反向续流能力。

公开(公告)号：CN117806137A

公开(公告)日：2024-04-02

申请号：CN202410143709.0

申请日：2024-02-01

Applicant: 复旦大学

Inventor： 刘子玉 ,  张卫 ,  周捷宇 ,  孙清清 ,  陈琳

IPC: G03F7/20

Abstract: 本发明提供了一种微米级厚度光刻胶的光刻仿真方法、仿真装置及调整方法，所述光刻仿真方法包括：获取光刻仿真参数，其包括曝光工艺参数、烘烤工艺参数及显影工艺参数；基于曝光工艺参数，采用Dill模型进行模拟曝光获得曝光后光刻胶中光敏混合物的分布，其计算过程包括将曝光剂量按曝光时间进行离散化计算光刻胶中不同厚度处光敏混合物的分布；基于烘烤工艺参数，对曝光后的光刻胶进行模拟烘烤，获得烘烤后光刻胶中光敏混合物的分布；基于显影工艺参数，对烘烤后的光刻胶进行模拟显影，获得显影后光刻胶的形貌尺寸数据。本发明从光刻全过程进行工艺仿真，可实现较为精准的关键尺寸仿真预测，而且还可提供更多的调试方案。

公开(公告)号：CN117766398A

公开(公告)日：2024-03-26

申请号：CN202311791460.6

申请日：2023-12-25

Applicant: 复旦大学

Inventor： 李佳阳 ,  刘桃 ,  孙新 ,  黄自强 ,  钱乐雯 ,  汪大伟 ,  郭新龙 ,  徐敏 ,  张卫

IPC: H01L21/336 ,  H01L29/78 ,  H01L21/308

Abstract: 本发明提供了GAA器件的沟道刻蚀方法，包括：在衬底上形成若干鳍结构；形成第一图形化的掩膜层与第一保护结构；以第一图形化的掩膜层为掩膜，刻蚀第一鳍结构的堆叠结构的顶端和侧壁的第一保护结构；以剩余的第一保护结构为掩膜，选择性刻蚀第一鳍结构中第二半导体层，形成第一沟道结构；形成第二图形化的掩膜层与第一保护层；剩余的第一保护结构与第一保护层形成第二保护结构；以第二图形化的掩膜层为掩膜，刻蚀掉第二鳍结构中的堆叠结构的顶端和侧壁的第二保护结构；并以剩余的第二保护结构为掩膜，选择性刻蚀其中的第一半导体层，形成第二沟道结构。本发明提供的技术方案，实现了在同一衬底上进行混合沟道制备的工艺目的。

公开(公告)号：CN117525199A

公开(公告)日：2024-02-06

申请号：CN202311748784.1

申请日：2023-12-19

Applicant: 复旦大学 ,  上海集成电路制造创新中心有限公司

Inventor： 孟佳琳 ,  王天宇 ,  陈琳 ,  孙清清 ,  张卫

IPC: H01L31/113 ,  H01L31/032 ,  H01L31/0224 ,  H01L31/18 ,  H01L31/0352 ,  B82Y40/00

Abstract: 本发明公开一种异质结感存算器件及其制备方法。该异质结感存算器件包括：衬底；背栅电极，形成在所述衬底上；第一栅介质层/第二栅介质层/第三栅介质层叠层，形成在所述背栅电极上；一维纳米线，其为具有近红外波段响应的半导体材料，形成在所述第三栅介质层上；二维层状半导体材料，其为具有可见光波段响应的半导体材料，形成在所述第三栅介质层上，与所述一维纳米线搭接，形成一维二维异质结，作为沟道层；源电极和漏电极，形成在所述沟道层的两侧。在同一个器件单元实现了信息的感知、存储与计算功能集成，提高了器件的光电感知范围以及灵敏度，实现了可见‑近红外波段信息感知能力的存算一体化应用。

公开(公告)号：CN111882017B

公开(公告)日：2024-01-23

申请号：CN202010618775.0

申请日：2020-06-30

Applicant: 复旦大学 ,  上海集成电路制造创新中心有限公司

Inventor： 朱宝 ,  陈琳 ,  孙清清 ,  张卫

IPC: G06K19/077 ,  H01G11/08 ,  H01G11/84 ,  B82Y40/00

Abstract: 本发明公开一种RFID芯片与超级电容三维集成系统及其制备方法。该RFID芯片与超级电容三维集成系统包括：硅衬底(200)；RFID芯片其位于所述硅衬底(200)背面，位置与所述RFID芯片(201)相对应，但不相互接触；硅通孔结构，其贯穿所述硅衬底(200)，位于所述RFID芯片(201)的两侧；其中，所述RFID芯片(201)的芯片正电极(2021)和芯片负电极(2022)分别通过两侧的所述硅通孔结构与所述超级电容的电容接触正电极(2131)和电容接触负电极(2132)电气连通；封装基板218，其与所述电容接触正电极(2131)和所述电容接触负电极(2132)电气连接。(201)，其位于所述硅衬底(200)正面；超级电容，

公开(公告)号：CN116799054A

公开(公告)日：2023-09-22

申请号：CN202310646525.1

申请日：2023-06-02

Applicant: 复旦大学

Inventor： 潘茂林 ,  王路宇 ,  徐敏 ,  王强 ,  张鹏浩 ,  谢欣灵 ,  黄海 ,  钱乐雯 ,  杨妍楠 ,  徐赛生 ,  王晨 ,  张卫

IPC: H01L29/778 ,  H01L21/335 ,  H01L29/36 ,  H01L29/06

Abstract: 本发明提供了一种具有pGaN插入结构的GaNHEMT器件，包括：衬底、沟道层、势垒层、源极金属层、栅极以及漏极金属层；一个或两个以上的第一P型插入结构，形成于P‑GaN层与漏极金属层之间靠近P‑GaN层的一侧，贯穿势垒层，且伸入沟道层的表层中；两个以上的第一P型插入结构沿第二方向依次排列；其中，栅金属层连接P‑GaN层与第一P型插入结构；第一P型插入结构中离子的掺杂浓度低于p‑GaN层中离子的掺杂浓度；隔离层；形成于第一P型插入结构与沟道层和势垒层之间；其中，一个或两个以上的第一P型插入结构分别与沟道层形成一PN结。该技术方案解决了如何在提高器件的击穿电压的同时，充分发挥GaN本征击穿电场的全部潜力的问题。

公开(公告)号：CN116364538A

公开(公告)日：2023-06-30

申请号：CN202310440159.4

申请日：2023-04-23

Applicant: 复旦大学

Inventor： 王强 ,  张鹏浩 ,  徐敏 ,  潘茂林 ,  王路宇 ,  谢欣灵 ,  黄海 ,  杨妍楠 ,  徐赛生 ,  王晨 ,  张卫

IPC: H01L21/28 ,  H01L29/778 ,  H01L21/335 ,  H01L29/51

Abstract: 本发明提供了一种增强型氮化镓功率器件的制备方法，包括：提供一衬底；形成缓冲层、沟道层、势垒层、源极金属层以及漏极金属层；缓冲层、沟道层以及势垒层沿远离衬底的方向上依次形成于衬底上；源极金属与漏极金属沿第一方向排列于势垒层表面；第一方向垂直于缓冲层、沟道层以及势垒层的堆叠方向；形成第一介质层；第一介质层形成于部分势垒层的表面；在部分势垒层表面的第一介质层中注入固定正电荷，并激活固定正电荷；形成栅金属层；栅金属层形成于栅极区域的势垒层的上方。本发明提供的技术方案，解决了如何提高增强型氮化镓功率器件的输出电流密度和驱动能力的问题。

公开(公告)号：CN116247099A

公开(公告)日：2023-06-09

申请号：CN202211730768.5

申请日：2022-12-30

Applicant: 复旦大学 ,  上海集成电路制造创新中心有限公司

Inventor： 吴春蕾 ,  许煜民 ,  沈伯佥 ,  赵斐 ,  杨子辰 ,  张卫 ,  徐敏

IPC: H01L29/78 ,  H01L21/336 ,  H01L29/423 ,  H01L29/06

Abstract: 本发明提供了一种混合导通机制围栅晶体管，包括围栅MOSFET器件、第二源区与第二漏区；围栅MOSFET器件包括衬底、第一源区以及第一漏区；第一源区与第一漏区中参杂有第一离子；第二源区形成于衬底与第一源区之间，第二漏区形成于衬底与第一漏区之间，且第二源区、第二漏区的高度不低于第一源区和第一漏区之间的衬底的高度；第二漏区中掺杂有第一离子，第二源区中掺杂有第二离子。该技术方案解决了围栅MOSFET器件的底部寄生沟道电流泄漏的问题，并且通过增设第二源区和第二漏区，相当于在传统围栅MOSFET器件的底部并联了隧穿场效应晶体管TFET器件结构，可以实现围栅沟道扩散漂移电流和底部沟道带带隧穿电流混合导通，以获得更优的超陡开关特性。

公开(公告)号：CN116247095A

公开(公告)日：2023-06-09

申请号：CN202310211026.X

申请日：2023-03-07

Applicant: 复旦大学

Inventor： 王路宇 ,  张鹏浩 ,  徐敏 ,  王强 ,  潘茂林 ,  黄自强 ,  谢欣灵 ,  黄海 ,  徐赛生 ,  王晨 ,  张卫

IPC: H01L29/778 ,  H01L21/335 ,  H01L29/06 ,  H01L29/267

Abstract: 本发明提供了一种基于SiC衬底的pGaN增强型HEMT器件结构及其制备方法，该器件结构包括：衬底，包括分别形成于所述衬底第一区域与第二区域的p+掺杂区与n+掺杂区；其中，所述第一区域与第二区域为沿所述衬底表面相对的两侧区域；肖特基势垒二极管，所述p+掺杂区与所述n+掺杂区接触形成PN结以构成所述肖特基势垒二极管；隔离层，形成于所述衬底上，且覆盖所述p+掺杂区与所述n+掺杂区；pGaN增强型HEMT器件，形成于部分所述隔离层上；其中，所述p+掺杂区及所述n+掺杂区分别与阳极及阴极电性连接，且所述阳极与所述pGaN增强型HEMT器件的源极电性连接；所述阴极与所述pGaN增强型HEMT器件的漏极电性连接。

公开(公告)号：CN115867121A

公开(公告)日：2023-03-28

申请号：CN202211489550.5

申请日：2022-11-25

Applicant: 复旦大学

Inventor： 孟佳琳 ,  王天宇 ,  陈琳 ,  孙清清 ,  张卫

IPC: H10N70/20 ,  H01L29/80 ,  H01L21/337

Abstract: 本发明公开一种柔性神经视网膜器件及其制备方法。该柔性神经视网膜器件包括：柔性衬底；隔离层，以一定间隔形成在所述柔性衬底上；底部栅电极，形成在所述隔离层的间隔中的柔性衬底上；有机铁电聚合物薄膜，形成在上述结构上；无机铪基铁电薄膜，形成在所述有机铁电聚合物薄膜上；p型二维半导体材料层和n型氧化物半导体层，两者相互搭接形成具有光电响应的pn结型沟道层，形成在所述无机铪基铁电薄膜上，且位于所述底部栅电极上方；电极材料叠层，分别形成在p型二维半导体材料层和n型氧化物半导体层两侧。