公开(公告)号：CN117766397A

公开(公告)日：2024-03-26

申请号：CN202311791459.3

申请日：2023-12-25

Applicant: 复旦大学

Inventor： 李佳阳 ,  孙新 ,  刘桃 ,  黄自强 ,  钱乐雯 ,  汪大伟 ,  郭新龙 ,  徐敏 ,  张卫

IPC: H01L21/336 ,  H01L29/78 ,  H01L21/308

Abstract: 本发明提供了F‑FET器件的沟道刻蚀方法，包括：在衬底上形成的若干堆叠结构，且通过隔离结构隔离；隔离结构包括隔离槽以及填充于隔离槽内的隔离保护层；每个堆叠结构均包括沿远离衬底的方向上堆叠的第一半导体层与第二半导体层；以隔离保护层为掩膜，刻蚀第一堆叠结构中的第二半导体，以形成第一刻蚀空腔，并仅保留第一半导体层；形成第一图形化的掩膜层；以第一图形化掩膜层为掩膜，刻蚀暴露出来的第二堆叠结构直至衬底的表层，以在第二堆叠结构中形成开槽；以剩余的第一图形化的掩膜层为掩膜，选择性刻蚀开槽两侧的第一半导体层，以形成第二刻蚀空腔，仅保留剩余的第二半导体层，在第一隔离结构沿第一方向的两侧分别形成第一半导体沟道结构。

公开(公告)号：CN116666220A

公开(公告)日：2023-08-29

申请号：CN202310543733.9

申请日：2023-05-15

Applicant: 复旦大学 ,  上海集成电路制造创新中心有限公司

Inventor： 钱乐雯 ,  孙新 ,  刘桃 ,  汪大伟 ,  杨静雯 ,  陈鲲 ,  徐敏 ,  吴春蕾 ,  王晨 ,  徐赛生 ,  张卫

IPC: H01L21/336 ,  H01L29/78 ,  H01L21/306 ,  H01L21/3065

Abstract: 本发明提供了一种内侧墙沟槽的制备方法，包括：提供一待刻蚀对象；待刻蚀对象包括：衬底以及形成于衬底上的沿远离衬底方向上间隔堆叠的若干沟道层与若干牺牲层；对待刻蚀对象沿第一方向进行刻蚀，直至衬底的表层，以形成源漏空腔；同时对待刻蚀对象中的牺牲层沿第二方向进行刻蚀，以形成内侧墙空腔；其中，第一方向表征了若干沟道层与若干牺牲层堆叠的方向；第二方向垂直于第一方向；其中，对牺牲层沿第二方向进行刻蚀时，刻蚀速率为：0.05nm/s‑0.3nm/s。本发明提供的技术方案，解决了沟道层过久暴露在刻蚀环境中造成刻蚀损伤的问题，进而实现了器件电学性能的提升，同时避免了后续的源漏SiGe外延工艺可能产生的不利影响。

公开(公告)号：CN117766398A

公开(公告)日：2024-03-26

申请号：CN202311791460.6

申请日：2023-12-25

Applicant: 复旦大学

Inventor： 李佳阳 ,  刘桃 ,  孙新 ,  黄自强 ,  钱乐雯 ,  汪大伟 ,  郭新龙 ,  徐敏 ,  张卫

IPC: H01L21/336 ,  H01L29/78 ,  H01L21/308

Abstract: 本发明提供了GAA器件的沟道刻蚀方法，包括：在衬底上形成若干鳍结构；形成第一图形化的掩膜层与第一保护结构；以第一图形化的掩膜层为掩膜，刻蚀第一鳍结构的堆叠结构的顶端和侧壁的第一保护结构；以剩余的第一保护结构为掩膜，选择性刻蚀第一鳍结构中第二半导体层，形成第一沟道结构；形成第二图形化的掩膜层与第一保护层；剩余的第一保护结构与第一保护层形成第二保护结构；以第二图形化的掩膜层为掩膜，刻蚀掉第二鳍结构中的堆叠结构的顶端和侧壁的第二保护结构；并以剩余的第二保护结构为掩膜，选择性刻蚀其中的第一半导体层，形成第二沟道结构。本发明提供的技术方案，实现了在同一衬底上进行混合沟道制备的工艺目的。

公开(公告)号：CN116799054A

公开(公告)日：2023-09-22

申请号：CN202310646525.1

申请日：2023-06-02

Applicant: 复旦大学

Inventor： 潘茂林 ,  王路宇 ,  徐敏 ,  王强 ,  张鹏浩 ,  谢欣灵 ,  黄海 ,  钱乐雯 ,  杨妍楠 ,  徐赛生 ,  王晨 ,  张卫

IPC: H01L29/778 ,  H01L21/335 ,  H01L29/36 ,  H01L29/06

Abstract: 本发明提供了一种具有pGaN插入结构的GaNHEMT器件，包括：衬底、沟道层、势垒层、源极金属层、栅极以及漏极金属层；一个或两个以上的第一P型插入结构，形成于P‑GaN层与漏极金属层之间靠近P‑GaN层的一侧，贯穿势垒层，且伸入沟道层的表层中；两个以上的第一P型插入结构沿第二方向依次排列；其中，栅金属层连接P‑GaN层与第一P型插入结构；第一P型插入结构中离子的掺杂浓度低于p‑GaN层中离子的掺杂浓度；隔离层；形成于第一P型插入结构与沟道层和势垒层之间；其中，一个或两个以上的第一P型插入结构分别与沟道层形成一PN结。该技术方案解决了如何在提高器件的击穿电压的同时，充分发挥GaN本征击穿电场的全部潜力的问题。

公开(公告)号：CN115579292A

公开(公告)日：2023-01-06

申请号：CN202211427963.0

申请日：2022-11-15

Applicant: 复旦大学 ,  上海集成电路制造创新中心有限公司

Inventor： 孙新 ,  钱乐雯 ,  汪大伟 ,  刘桃 ,  陈鲲 ,  杨静雯 ,  徐敏 ,  吴春蕾 ,  王晨 ,  张卫

IPC: H01L21/336 ,  H01L29/78

Abstract: 本发明提供了一种环栅晶体管的内侧墙的制作方法，包括：形成环栅晶体管结构，环栅晶体管结构包括衬底以及形成于衬底上沿第一方向排列的的若干鳍结构以及若干假栅堆叠件；若干假栅堆叠件横跨每个鳍结构，且沿第二方向排列；鳍结构包括：间隔堆叠的牺牲层与沟道层；刻蚀假栅堆叠件之间的鳍结构，以形成源漏空腔；刻蚀牺牲层的沿第一方向的两端，以形成内侧墙空腔；在内侧墙空腔中沉积氧化硅和氮化硅；刻蚀掉内侧墙空腔外的氧化硅和氮化硅，以在内侧墙空腔中形成内侧墙，其中，内侧墙的组成成分是氮氧硅。解决了环栅晶体管的内侧墙的材料介电常数较大，不利于减少寄生电容的问题，以及内侧墙的刻蚀工艺与其他工艺兼容性差的问题。