公开(公告)号：CN102623430A

公开(公告)日：2012-08-01

申请号：CN201210019869.1

申请日：2012-01-21

Applicant: 瑞萨电子株式会社

Inventor： 间部谦三 ,  井上尚也 ,  肱冈健一郎 ,  林喜宏

IPC: H01L23/522 ,  H01L27/108 ,  H01L21/02 ,  H01L21/8242

CPC classification number: H01L27/1085 ,  H01L21/768 ,  H01L23/5223 ,  H01L23/53238 ,  H01L23/5329 ,  H01L23/53295 ,  H01L27/10814 ,  H01L27/10852 ,  H01L27/10885 ,  H01L27/10894 ,  H01L28/91 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 一种半导体器件及其制造方法。该半导体器件包括：位于衬底上的多层布线层，并且其中堆叠了由布线和绝缘层构成的多个布线层；存储电路，其形成在衬底中的存储电路区域，并且具有嵌入在位于多层布线层中的凹部中的电容元件；逻辑电路，其形成在衬底中的逻辑电路区域；上部耦合布线，其堆叠在由下部电极、电容器绝缘膜和上部电极构成的电容元件上；以及帽盖层，其形成在构成逻辑电路的布线的上表面上。上部耦合布线的上表面和帽盖层的上表面构成同一平面。

公开(公告)号：CN103165605B

公开(公告)日：2017-03-01

申请号：CN201210545318.9

申请日：2012-12-14

Applicant: 瑞萨电子株式会社

Inventor： 金子贵昭 ,  井上尚也 ,  林喜宏

IPC: H01L27/088 ,  H01L23/522 ,  H01L21/8234 ,  H01L21/768

CPC classification number: H01L27/1259 ,  H01L21/0214 ,  H01L21/02164 ,  H01L21/02167 ,  H01L21/0217 ,  H01L21/02565 ,  H01L21/28 ,  H01L21/44 ,  H01L21/465 ,  H01L21/47635 ,  H01L23/522 ,  H01L27/088 ,  H01L27/1218 ,  H01L27/1225 ,  H01L27/1237 ,  H01L27/124 ,  H01L27/1251 ,  H01L29/4908 ,  H01L29/495 ,  H01L29/66477 ,  H01L29/66969 ,  H01L29/7869 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 本发明涉及一种半导体器件和制造该半导体器件的方法，该半导体器件在互连层中具有晶体管。形成层间绝缘膜。然后在层间绝缘膜中掩埋第一栅电极和第二栅电极。然后，在层间绝缘膜上方、在第一栅电极上方并且在第二栅电极上方形成防扩散膜。然后，在存在于第一栅电极上方的防扩散膜上方形成第一半导体层。然后，在第一半导体层的上表面上方和侧面上并且在防扩散膜上方形成绝缘覆盖膜。然后，在绝缘覆盖膜上方形成半导体膜。然后，选择性地去除半导体膜以留下位于第二栅电极上方的部分，从而形成第二半导体层。

公开(公告)号：CN103035642B

公开(公告)日：2017-03-01

申请号：CN201210370204.5

申请日：2012-09-28

Applicant: 瑞萨电子株式会社

Inventor： 金子贵昭 ,  井上尚也 ,  林喜宏

IPC: H01L27/06

CPC classification number: H01L27/0688 ,  H01L21/8221 ,  H01L2224/48091 ,  H01L2224/48137 ,  H01L2224/48247 ,  H01L2924/00011 ,  H01L2924/13091 ,  H01L2924/181 ,  H01L2924/00014 ,  H01L2924/00 ,  H01L2224/80001 ,  H01L2924/00012

Abstract: 本发明提供了一种半导体器件以及使用该半导体器件的SiP器件。半导体器件包括逻辑电路和有源元件电路。逻辑电路设置有形成于半导体衬底中的半导体元件。有源元件电路设置有使用半导体层形成的晶体管，该半导体层形成于在半导体衬底上方形成的第一绝缘膜上。由逻辑电路控制有源元件电路。

公开(公告)号：CN103415920B

公开(公告)日：2016-11-09

申请号：CN201280012204.6

申请日：2012-03-06

Applicant: 瑞萨电子株式会社

Inventor： 金子贵昭 ,  井上尚也 ,  林喜宏

IPC: H01L21/822 ,  H01L21/3205 ,  H01L21/768 ,  H01L21/8234 ,  H01L21/8238 ,  H01L23/522 ,  H01L27/04 ,  H01L27/06 ,  H01L27/088 ,  H01L27/092 ,  H01L29/786

CPC classification number: H01L27/0285 ,  H01L23/522 ,  H01L23/5283 ,  H01L23/53295 ,  H01L23/552 ,  H01L27/0255 ,  H01L27/0296 ,  H01L27/0688 ,  H01L27/1218 ,  H01L27/1225 ,  H01L27/124 ,  H01L29/24 ,  H01L29/7869 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 本发明涉及半导体器件，所述半导体器件包括：半导体器件形成于其上的半导体衬底；第一焊盘及第二焊盘；形成于半导体衬底之上的第一绝缘膜；嵌入到设置于第一绝缘膜内的沟槽中的多个布线线路；设置为覆盖第一绝缘膜和多个布线线路的第二绝缘膜；形成于第二绝缘膜之上的半导体层；与半导体层连接的源电极；以及与半导体层连接的漏电极。多个布线线路包括设置于与半导体层相对的位置的栅电极。半导体层、源电极、漏电极和栅电极构成ESD保护器件以释放由ESD浪涌导致的从第一焊盘到第二焊盘的电流。

公开(公告)号：CN102254916B

公开(公告)日：2015-04-29

申请号：CN201110135436.8

申请日：2011-05-19

Applicant: 瑞萨电子株式会社

Inventor： 肱冈健一郎 ,  久米一平 ,  井上尚也 ,  白井浩树 ,  川原润 ,  林喜宏

IPC: H01L27/108 ,  H01L23/485 ,  H01L21/8242 ,  H01L21/768

CPC classification number: H01L27/10894 ,  H01L21/76811 ,  H01L23/5223 ,  H01L27/10852 ,  H01L28/75 ,  H01L28/91 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 一种半导体器件和制造半导体器件的方法，该半导体器件具有：衬底；多层互连，其形成在衬底上，并且具有多个互连层，其中每一个互连层通过堆叠在其中的互连和绝缘层构成；存储器电路，在平面图中其形成于衬底上的存储器电路区域中，并且具有外围电路和在多层互连中嵌入的至少一个电容器元件；以及，逻辑电路，其形成于在衬底上的逻辑电路区域中，其中，电容器元件由下电极、电容器绝缘膜、上电极、嵌入电极和上互连构成；上互连的上表面和在与上互连相同的互连层中形成的构成逻辑电路的互连的顶表面被对齐到相同的平面。

公开(公告)号：CN103415920A

公开(公告)日：2013-11-27

申请号：CN201280012204.6

申请日：2012-03-06

Applicant: 瑞萨电子株式会社

Inventor： 金子贵昭 ,  井上尚也 ,  林喜宏

IPC: H01L21/822 ,  H01L21/3205 ,  H01L21/768 ,  H01L21/8234 ,  H01L21/8238 ,  H01L23/522 ,  H01L27/04 ,  H01L27/06 ,  H01L27/088 ,  H01L27/092 ,  H01L29/786

CPC classification number: H01L27/0285 ,  H01L23/522 ,  H01L23/5283 ,  H01L23/53295 ,  H01L23/552 ,  H01L27/0255 ,  H01L27/0296 ,  H01L27/0688 ,  H01L27/1218 ,  H01L27/1225 ,  H01L27/124 ,  H01L29/24 ,  H01L29/7869 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 本发明涉及半导体器件，所述半导体器件包括：半导体器件形成于其上的半导体衬底；第一焊盘及第二焊盘；形成于半导体衬底之上的第一绝缘膜；嵌入到设置于第一绝缘膜内的沟槽中的多个布线线路；设置为覆盖第一绝缘膜和多个布线线路的第二绝缘膜；形成于第二绝缘膜之上的半导体层；与半导体层连接的源电极；以及与半导体层连接的漏电极。多个布线线路包括设置于与半导体层相对的位置的栅电极。半导体层、源电极、漏电极和栅电极构成ESD保护器件以释放由ESD浪涌导致的从第一焊盘到第二焊盘的电流。

公开(公告)号：CN103247620A

公开(公告)日：2013-08-14

申请号：CN201310040124.8

申请日：2013-02-01

Applicant: 瑞萨电子株式会社

Inventor： 砂村润 ,  井上尚也 ,  金子贵昭

IPC: H01L27/02 ,  H01L27/088 ,  H01L29/78 ,  H01L29/423 ,  H01L21/768 ,  H01L21/8234

CPC classification number: H01L29/7869 ,  H01L23/53228 ,  H01L27/0688 ,  H01L27/088 ,  H01L27/092 ,  H01L27/101 ,  H01L27/105 ,  H01L27/1082 ,  H01L27/10873 ,  H01L27/10894 ,  H01L27/10897 ,  H01L27/1104 ,  H01L27/1108 ,  H01L27/1116 ,  H01L27/11521 ,  H01L27/11524 ,  H01L27/11526 ,  H01L27/11556 ,  H01L27/11568 ,  H01L27/1157 ,  H01L27/11573 ,  H01L27/11582 ,  H01L27/1218 ,  H01L27/124 ,  H01L27/2436 ,  H01L29/22 ,  H01L29/24 ,  H01L29/7889 ,  H01L29/7926 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 本发明提供一种半导体器件和用于制造半导体器件的方法。提供一种容易地可制造的半导体器件，其包括具有彼此不同的特性的两个晶体管。该半导体器件包括：衬底；多层布线层，该多层布线层被设置在衬底上；第一晶体管，该第一晶体管被设置在多层布线层中；以及第二晶体管，该第二晶体管被设置在多层布线层的与包括被设置在其中的第一晶体管的层不同的层中，并且具有与第一晶体管的特性不同的特性。这能够提供容易制造的半导体器件，其包括具有彼此不同特性的两个晶体管。

公开(公告)号：CN103178048A

公开(公告)日：2013-06-26

申请号：CN201210544128.5

申请日：2012-12-14

Applicant: 瑞萨电子株式会社

Inventor： 井上尚也 ,  金子贵昭 ,  林喜宏

IPC: H01L23/528 ,  H01L21/768

CPC classification number: H01L21/76814 ,  H01L21/76879 ,  H01L23/522 ,  H01L23/53223 ,  H01L23/5329 ,  H01L28/60 ,  H01L29/66477 ,  H01L29/78 ,  H01L29/861 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 本发明涉及一种半导体器件及制造该半导体器件的方法。公开了一种半导体器件，其被提供有在多层互连层中的有源元件并且减小了芯片面积。在第一互连层上方提供第二互连层。在第一互连层中提供第一层间绝缘层。半导体层提供在第二互连层中并且与第一层间绝缘层接触。在半导体层上方提供栅极绝缘膜。在栅极绝缘膜上方提供栅电极。至少两个第一通路提供在第一互连层中并且通过它们的上端与半导体层接触。

公开(公告)号：CN103165605A

公开(公告)日：2013-06-19

申请号：CN201210545318.9

申请日：2012-12-14

Applicant: 瑞萨电子株式会社

Inventor： 金子贵昭 ,  井上尚也 ,  林喜宏

IPC: H01L27/088 ,  H01L23/522 ,  H01L21/8234 ,  H01L21/768

CPC classification number: H01L27/1259 ,  H01L21/0214 ,  H01L21/02164 ,  H01L21/02167 ,  H01L21/0217 ,  H01L21/02565 ,  H01L21/28 ,  H01L21/44 ,  H01L21/465 ,  H01L21/47635 ,  H01L23/522 ,  H01L27/088 ,  H01L27/1218 ,  H01L27/1225 ,  H01L27/1237 ,  H01L27/124 ,  H01L27/1251 ,  H01L29/4908 ,  H01L29/495 ,  H01L29/66477 ,  H01L29/66969 ,  H01L29/7869 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 本发明涉及一种半导体器件和制造该半导体器件的方法，该半导体器件在互连层中具有晶体管。形成层间绝缘膜。然后在层间绝缘膜中掩埋第一栅电极和第二栅电极。然后，在层间绝缘膜上方、在第一栅电极上方并且在第二栅电极上方形成防扩散膜。然后，在存在于第一栅电极上方的防扩散膜上方形成第一半导体层。然后，在第一半导体层的上表面上方和侧面上并且在防扩散膜上方形成绝缘覆盖膜。然后，在绝缘覆盖膜上方形成半导体膜。然后，选择性地去除半导体膜以留下位于第二栅电极上方的部分，从而形成第二半导体层。

公开(公告)号：CN102254916A

公开(公告)日：2011-11-23

申请号：CN201110135436.8

申请日：2011-05-19

Applicant: 瑞萨电子株式会社

Inventor： 肱冈健一郎 ,  久米一平 ,  井上尚也 ,  白井浩树 ,  川原润 ,  林喜宏

IPC: H01L27/108 ,  H01L23/485 ,  H01L21/8242 ,  H01L21/768

CPC classification number: H01L27/10894 ,  H01L21/76811 ,  H01L23/5223 ,  H01L27/10852 ,  H01L28/75 ,  H01L28/91 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 一种半导体器件和制造半导体器件的方法，该半导体器件具有：衬底；多层互连，其形成在衬底上，并且具有多个互连层，其中每一个互连层通过堆叠在其中的互连和绝缘层构成；存储器电路，在平面图中其形成于衬底上的存储器电路区域中，并且具有外围电路和在多层互连中嵌入的至少一个电容器元件；以及，逻辑电路，其形成于在衬底上的逻辑电路区域中，其中，电容器元件由下电极、电容器绝缘膜、上电极、嵌入电极和上互连构成；上互连的上表面和在与上互连相同的互连层中形成的构成逻辑电路的互连的顶表面被对齐到相同的平面。