公开(公告)号：CN1694265A

公开(公告)日：2005-11-09

申请号：CN200510069678.6

申请日：2005-05-08

Applicant: 株式会社东芝

Inventor： 相田聪 ,  上月繁雄 ,  柳泽晓 ,  泉泽优 ,  吉冈裕典

IPC: H01L29/78 ,  H01L21/336

CPC classification number: H01L29/7811 ,  H01L21/26586 ,  H01L29/0634 ,  H01L29/0649 ,  H01L29/0653 ,  H01L29/0696 ,  H01L29/1095 ,  H01L29/4238 ,  H01L29/66712 ,  H01L29/7802

Abstract: 提供一种半导体器件(功率MISFET)，包括：第1导电型的半导体区域；第2导电型的半导体基极区域；柱状区域；设置于所述基极区域上的第1导电型的第一主电极区域；至少连接到所述半导体区域和所述柱状区域的一部分上的第二主电极区域；控制电极；以及连接到控制电极的电极焊盘。所述柱状区域包括第1导电型的第一区域和第2导电型的第二区域，未延长到所述电极焊盘下。此外，还提供一种MISFET的制造方法。根据本发明的功率MISFET，在实现开关的高速化的同时，也不降低MISFET的雪崩抗压。

公开(公告)号：CN118676104A

公开(公告)日：2024-09-20

申请号：CN202310851151.7

申请日：2023-07-12

Applicant: 株式会社东芝 ,  东芝电子元件及存储装置株式会社

Inventor： 藤本理惠 ,  松尾一辉 ,  泉泽优

IPC: H01L23/498

Abstract: 实施方式涉及半导体装置。半导体装置具有金属基座、从所述金属基座分离的端子、半导体芯片、连接部件和导电部件。所述半导体芯片具有与所述金属基座连接的背面侧电极和设置于与所述背面侧电极相反侧的表面上的表面侧电极。所述连接部件具有与所述半导体芯片的所述表面侧电极连接的第1端部和与所述端子连接的第2端部。所述导电部件设置于所述半导体芯片的所述表面侧电极上，将所述表面侧电极的未与所述连接部件的所述第1端部连接的区域覆盖。

公开(公告)号：CN105990435B

公开(公告)日：2019-05-03

申请号：CN201510100342.5

申请日：2015-03-06

Applicant: 株式会社东芝

Inventor： 山下浩明 ,  小野升太郎 ,  浦秀幸 ,  泉泽优

IPC: H01L29/78 ,  H01L29/06 ,  H01L29/739 ,  H01L21/336 ,  H01L21/331

Abstract: 本发明的实施方式提供一种能够降低终端区域中的半导体区域表面的电场的半导体装置。实施方式的半导体装置具有第一导电型的第一半导体区域、第二导电型的第二半导体区域、元件区域、及终端区域。第二半导体区域设置在第一半导体区域内。元件区域具有第二导电型的第三半导体区域、第一导电型的第四半导体区域、及栅极电极。栅极电极隔着栅极绝缘层而与第三半导体区域及第四半导体区域相邻。终端区域具有第一电极。终端区域包围元件区域。第一电极具有在第一方向延伸的第一部分、及在第二方向延伸的第二部分。第一电极在第一半导体区域上及第二半导体区域上设置着多个。在第二方向相邻的第一部分的间隔比在第一方向相邻的第二部分的间隔窄。

公开(公告)号：CN1557022A

公开(公告)日：2004-12-22

申请号：CN02818359.2

申请日：2002-03-29

Applicant: 株式会社东芝

Inventor： 都鹿野健一 ,  齐藤芳彦 ,  上月繁雄 ,  碓氷康典 ,  泉泽优 ,  河野孝弘

IPC: H01L29/06 ,  H01L29/78

CPC classification number: H01L29/7811 ,  H01L21/26586 ,  H01L29/0634 ,  H01L29/0653 ,  H01L29/0696 ,  H01L29/407 ,  H01L29/66712 ,  H01L29/7802

Abstract: 提供一种半导体装置及其制造方法。用旋转离子注入法将As及B注入槽(3)的侧面中，通过利用扩散系数的不同，将被槽(3)夹在中间的n－型外延Si层变成由沿横向排列的n型柱层(5)/p型柱层(4)/n型柱层(5)构成的、实际上具有与超结型结构相同的作用的半导体结构。

公开(公告)号：CN1445860A

公开(公告)日：2003-10-01

申请号：CN03121697.8

申请日：2003-03-18

Applicant: 株式会社东芝

Inventor： 山口正一 ,  齐藤涉 ,  大村一郎 ,  泉泽优

IPC: H01L29/00 ,  H01L29/78 ,  H01L27/02 ,  H01L21/00

CPC classification number: H01L29/7811 ,  H01L29/0634 ,  H01L29/0653 ,  H01L29/0696 ,  H01L29/402 ,  H01L29/41741 ,  H01L29/66712 ,  H01L29/7802

Abstract: 提供一种容易实现耐高压且具有高耐压特性和低导通电阻特性的半导体器件。其具有：流过漂移电流的单元区域部分和设置成包围单元区域部分状态的接合终端区域部分；该单元部分具有：n型漏极、与n型漏极连接形成的栅极、与n型漏极连接形成的在导通状态下流过漂移电流且在截止状态下耗尽的n型漂移层、与n漏极和n型漂移层连接形成且在截止状态下耗尽的p型漂移层、与n型漂移层和p型漂移层连接形成的p型基极层、形成在p型基极层的表面部上的n+源极层、绝缘栅极和源极，在该半导体器件中，在接合终端区域部分内设置互相垂直的2个方向中至少在一个方向上形成的第2的n型漂移层和第2的p型漂移层。