-
公开(公告)号：CN100514670C
公开(公告)日：2009-07-15
申请号：CN200410101189.X
申请日：2004-12-20
Applicant: 株式会社东芝
CPC classification number: H02M3/158 , H01L27/0922 , H01L29/41758 , H01L29/41775 , H01L29/42368 , H01L29/42376 , H01L29/4238 , H01L29/7813 , H01L29/7835 , H01L2924/0002 , H02M1/08 , H02M7/003 , H01L2924/00
Abstract: 本发明提供一种包含功率MOSFET和驱动该晶体管的驱动电路的、适用于高速转换的非绝缘型DC-DC转换器。半导体装置具备高端开关元件、驱动电路和低端开关元件。所述高端开关元件形成于第1半导体基底上，向电流通路的一端提供输入电压，所述电流通路的另一端连接于电感上。所述驱动电路形成于形成所述高端开关元件的所述第1半导体基底上，驱动所述高端开关元件。所述低端开关元件形成于与所述第1半导体基底不同的第2半导体基底上，在漏极上连接电感，向源极提供基准电位。
-
公开(公告)号：CN1324716C
公开(公告)日：2007-07-04
申请号：CN200410005581.4
申请日：2004-02-18
Applicant: 株式会社东芝
CPC classification number: H01L29/7835 , H01L29/0847 , H01L29/1083 , H01L29/7801
Abstract: 本发明提供一种降低了无效电流并且抑制了基板电流的半导体装置。半导体装置包括：具有主表面的硅基板(110)，硅基板(110)的主表面上设置的P型半导体层(130)，半导体层(130)与硅基板(110)之间设置的P型埋入层(140)，设置在硅基板(110)的周围、从半导体层(130)的表面到达埋入层(140)的P型第1连接区域(160)，半导体层(130)的表面设置的开关元件(10)，设置在比开关元件(10)更靠近连接区域(160)的半导体层(130)的表面上、耐压比开关元件(10)低的低耐压元件(20)。
-
公开(公告)号：CN1307677C
公开(公告)日：2007-03-28
申请号：CN200310118746.4
申请日：2003-12-02
Applicant: 株式会社东芝
Abstract: 提供一种偏转磁轭装置、显示装置及其控制方法。该偏转磁轭装置具有用来校正画面上的垂直横方向的失会聚的第一及第二线圈(14a、15a)。将上述第一线圈(14a)的绕组导体直径(φA)设定为大于上述第二线圈(15a)的绕组导体直径(φB)，将上述第一线圈(14a)的匝数(N1)设定为小于上述第二线圈(15a)的匝数(N2)。
-
公开(公告)号：CN1763974A
公开(公告)日：2006-04-26
申请号：CN200510114058.X
申请日：2005-10-18
Applicant: 株式会社东芝
IPC: H01L29/78 , H01L21/336
CPC classification number: H01L29/7813 , H01L29/4236 , H01L29/42372 , H01L29/42376 , H01L29/4933 , H01L29/66719 , H01L29/66734
Abstract: 一种半导体器件，包括第1导电型的半导体衬底；形成于半导体衬底上的第1导电型的半导体区域；栅电极，其至少一部分位于选择地形成于半导体区域的一部分中的沟槽内，而且其延长的上端部分经台阶部分形成为宽幅；栅极绝缘膜，沿沟槽的壁面，形成于与栅电极之间；第2导电型基层，设置成在半导体区域上隔着所述栅极绝缘膜包围除沟槽底部以外的侧壁；第1导电型源区，邻接于栅极绝缘膜，形成于基层的上面附近的沟槽的外侧；和绝缘膜，形成于栅电极的从沟槽延伸后经台阶部分宽度形成为比沟槽内的宽度宽的上端部分的下面与源区的上面之间的至少一部分，而且其膜厚比沟槽内的栅极绝缘膜的膜厚厚。
-
公开(公告)号：CN1344032A
公开(公告)日：2002-04-10
申请号：CN01132928.9
申请日：2001-09-11
Applicant: 株式会社东芝
IPC: H01L29/78
CPC classification number: H01L27/0262 , H01L27/0266 , H01L29/7436 , H01L2924/0002 , H01L2924/00
Abstract: 半导体器件具备:有选择地形成在有源层表面的基极层;有选择地形成在基极层表面的源极层;在有源层表面上离开上述基极层有选择地形成的阳极层;形成在用基极层和阳极层夹着的区域表面的漏极层;形成在用基极层和漏极层夹着的区域的表面的电阻层;经过栅绝缘膜形成在用源极层和有源层夹着的区域的上述基极层上的栅电极,在基极层和源极层的表面上形成源电极,在漏极层和阳极层的表面上形成漏电极。
-
Patent Agency Ranking
公开(公告)号：CN118693139A
公开(公告)日：2024-09-24
申请号：CN202310885169.9
申请日：2023-07-19
Applicant: 株式会社东芝 , 东芝电子元件及存储装置株式会社
IPC: H01L29/739 , H01L29/06 , H01L29/861
Abstract: 本发明的实施方式涉及半导体装置。该半导体装置具备第1电极、第2电极、第1区域和第2区域。第2电极与第1电极分离。第1区域包括第1导电型的第1半导体区域、第2导电型的第2半导体区域、第1导电型的第3半导体区域、栅极电极、第2导电型的第4半导体区域、第1导电型的第5半导体区域和第1导电型的第6半导体区域。第5半导体区域设置在第3半导体区域的一部分与第4半导体区域之间。第5半导体区域在第2方向上与第2电极的一部分并排。第5半导体区域具有比第3半导体区域高的第1导电型的杂质浓度。第6半导体区域设置在第3半导体区域与第2电极的一部分之间。第6半导体区域具有比第3半导体区域高的第1导电型的杂质浓度。
-
公开(公告)号：CN118693127A
公开(公告)日：2024-09-24
申请号：CN202310879591.3
申请日：2023-07-18
Applicant: 株式会社东芝 , 东芝电子元件及存储装置株式会社
IPC: H01L29/06 , H01L29/417 , H01L29/861 , H01L29/739 , H01L27/07
Abstract: 本发明的实施方式涉及半导体装置。实施方式的半导体装置具备第一电极、第一导电型的第一半导体区域、第二导电型的第二半导体区域、第二导电型的第三半导体区域和第二电极。第三半导体区域设置于第二半导体区域之上，具有比第二半导体区域高的第二导电型的杂质浓度。第二电极设置于第三半导体区域之上。第二电极包含第一部分和第二部分。第一部分设置于第二半导体区域中。第二部分位于第一部分之上。第二部分在与从第一电极朝向第一半导体区域的第一方向垂直的第二方向上与第三半导体区域相接。第一部分的第二方向上的长度比第二部分的第二方向上的长度长。
-
公开(公告)号：CN109509789B
公开(公告)日：2021-08-17
申请号：CN201810181594.9
申请日：2018-03-06
Applicant: 株式会社东芝 , 东芝电子元件及存储装置株式会社
IPC: H01L29/739 , H01L27/06
Abstract: 实施方式的半导体装置具备：第1二极管部，具有设于半导体层之中的第1阳极区域、第1阴极区域、漂移区域、沿第1方向延伸的第1沟槽、以及第1沟槽电极；第2二极管部，具有第2阳极区域、第2阴极区域、漂移区域、沿第1方向延伸的第2沟槽、以及第2沟槽电极，上述第2二极管部在第1方向上的宽度比第1二极管部在与第1方向正交的第2方向上的宽度大，上述第2二极管部在第1方向上与第1二极管部相邻地设置；以及第1IGBT部，具有第1发射极区域、第1集电极区域、漂移区域、第1基极区域、沿第1方向延伸的第3沟槽、以及第1栅极电极，该第1IGBT部在第2方向上与第1二极管部相邻地设置，并在第1方向上与第2二极管部相邻地设置。
-
公开(公告)号：CN103811561A
公开(公告)日：2014-05-21
申请号：CN201310397395.9
申请日：2013-09-04
Applicant: 株式会社东芝
IPC: H01L29/868
CPC classification number: H01L27/0814 , H01L29/083 , H01L29/45 , H01L29/47 , H01L29/66136 , H01L29/7391 , H01L29/861 , H01L29/868 , H01L29/87
Abstract: 一种半导体装置，具备：第一电极；第一导电型的第一半导体层；比第一半导体层的杂质浓度低的第一导电型的第二半导体层；设置在第二半导体层的一部分上的第二导电型的第一半导体区域；与第一半导体区域相接的第二导电型的第二半导体区域；设置在第一半导体区域的至少一部分上的第二导电型的第三半导体区域；以及设置在第一半导体区域、第二半导体区域及第三半导体区域之上的第二电极。第三半导体区域的与第二电极的接触面上的杂质浓度比第一半导体区域的杂质浓度及第二半导体区域的与第二电极的接触面上的杂质浓度高。由第一半导体区域和第一半导体层夹着的第二半导体层的厚度比由第二半导体区域和第一半导体层夹着的第二半导体层的厚度薄。
-
公开(公告)号：CN103681826A
公开(公告)日：2014-03-26
申请号：CN201310375789.4
申请日：2013-08-26
Applicant: 株式会社东芝
IPC: H01L29/739 , H01L29/06
CPC classification number: H01L29/7395 , H01L29/0696 , H01L29/66348 , H01L29/7397
Abstract: 本发明提供具备第1～第4半导体层及第1～第5电极的功率用半导体元件。第1电极具有第一面和第二面。第1半导体层设在第一面侧。第2半导体层设在第1半导体层之上，与第1半导体层相比杂质浓度高。第3半导体层设在第2半导体层之上。第4半导体层设在第3半导体层之上。第2电极与第4半导体层电连接。第3电极隔着绝缘膜设于第2及第3半导体层，上端位于第3半导体层，沿第1、第2半导体层的层叠方向延伸。第4电极隔着绝缘膜设于第2及第3半导体层，上端位于第3半导体层，沿层叠方向延伸，与第3电极并列。第5电极隔着绝缘膜而设在第3、第4电极之间，上端位于第3半导体层，沿第1、第2半导体层的层叠方向延伸，与第2电极电连接。
-
-
-
-
-
-
-
-
-
Search Results
53
records
(took 0.02 seconds)
