公开(公告)号：CN118693140A

公开(公告)日：2024-09-24

申请号：CN202310899360.9

申请日：2023-07-21

Applicant: 株式会社东芝 ,  东芝电子元件及存储装置株式会社

Inventor： 村井骏太 ,  吉川大辉 ,  中村和敏

IPC: H01L29/739 ,  H01L29/06 ,  H01L29/861 ,  H01L29/10

Abstract: 本发明的实施方式涉及半导体装置。实施方式的半导体装置具有第一电极、第二电极、第一区域和第二区域。第一区域包含第一导电型的第一半导体区域、第二导电型的第二半导体区域、第一导电型的多个第三半导体区域、栅极电极、导电部、第二导电型的第四半导体区域、第一导电型的第五半导体区域、以及第二导电型的第六半导体区域。栅极电极隔着栅极绝缘层与多个第三半导体区域中的一个面对。导电部隔着绝缘层与多个第三半导体区域中的另一个对置，并与第二电极电连接。第四半导体区域设置在多个第三半导体区域中的一个上。第六半导体区域设置在多个第三半导体区域的另一个上。第六半导体区域在第三方向上的长度比第四半导体区域在第三方向上的长度长。

公开(公告)号：CN118693139A

公开(公告)日：2024-09-24

申请号：CN202310885169.9

申请日：2023-07-19

Applicant: 株式会社东芝 ,  东芝电子元件及存储装置株式会社

Inventor： 中村和敏 ,  村井骏太 ,  吉川大辉

IPC: H01L29/739 ,  H01L29/06 ,  H01L29/861

Abstract: 本发明的实施方式涉及半导体装置。该半导体装置具备第1电极、第2电极、第1区域和第2区域。第2电极与第1电极分离。第1区域包括第1导电型的第1半导体区域、第2导电型的第2半导体区域、第1导电型的第3半导体区域、栅极电极、第2导电型的第4半导体区域、第1导电型的第5半导体区域和第1导电型的第6半导体区域。第5半导体区域设置在第3半导体区域的一部分与第4半导体区域之间。第5半导体区域在第2方向上与第2电极的一部分并排。第5半导体区域具有比第3半导体区域高的第1导电型的杂质浓度。第6半导体区域设置在第3半导体区域与第2电极的一部分之间。第6半导体区域具有比第3半导体区域高的第1导电型的杂质浓度。