-
公开(公告)号：CN115078489B
公开(公告)日：2024-07-05
申请号：CN202210608899.X
申请日：2022-05-31
Applicant: 复旦大学
Abstract: 本发明公开一种嗅觉与视觉集成的仿生感知器件及其制备方法。该嗅觉与视觉集成的仿生感知器件包括：柔性衬底；MXene纳米片薄膜，形成在所述柔性衬底上；透明电极，其为叉指状，形成在所述MXene纳米片薄膜上，向MXene纳米片薄膜的表面施加光学信号与气体信号的多模式刺激，获得仿生嗅觉与视觉感知功能，以及对感知得到的信息的处理计算和对计算结果的存储功能，实现在同一器件的感存算功能的集成。
-
公开(公告)号：CN118156294A
公开(公告)日：2024-06-07
申请号：CN202410381247.6
申请日：2024-04-01
Applicant: 复旦大学
IPC: H01L29/739 , H01L29/06 , H01L21/331
Abstract: 本发明公开一种逆导型IGBT结构及其制造方法。该逆导型IGBT结构自下而上包括集电极，彼此相接的N+集电极区和P+集电极区，N‑层，P型浮空层，N型场阻止层和N型漂移区；P型基区，形成在N型漂移区上部的一端；N阱区，形成在P型基区上部的部分区域；栅氧化层和氧化层，分别形成在N型漂移区上方的两端，使部分N阱区表面露出，形成欧姆接触孔；多晶硅层，形成在栅氧化层上；发射极，形成在氧化层上，并在欧姆接触孔处与N阱区相接触。
-
公开(公告)号：CN117747434A
公开(公告)日：2024-03-22
申请号：CN202311822608.8
申请日：2023-12-27
Applicant: 复旦大学
IPC: H01L21/336 , H01L29/06 , H01L29/78
Abstract: 本发明提供了围栅晶体管中底部pin结结构的制备方法，包括：提供一衬底、交替堆叠于衬底上的若干沟道层与若干牺牲层，以及沿第一方向横跨其上的假栅结构；假栅结构沿第二方向的两侧的第一源区空腔和第一漏区空腔；第一方向垂直于若干沟道层的延伸方向；第二方向垂直于第一方向；形成沟道保护层；沟道保护层覆盖于剩余的若干沟道层的侧壁；过刻衬底直至第一深度，以分别形成第二源区空腔和第二漏区空腔；所述第二源区空腔和所述第二漏区空腔沿所述第二方向依次排列；在第二漏区空腔与第二源区空腔中形成第二漏区与第二源区；第二源区中掺杂第一离子或第二离子，第二漏区中掺杂有掺杂第二离子或第一离子；去除沟道保护层。
-
公开(公告)号：CN117727797A
公开(公告)日：2024-03-19
申请号：CN202311748792.6
申请日：2023-12-19
Applicant: 复旦大学
IPC: H01L29/786 , H01L29/24 , H01L29/51 , H01L29/423 , H01L21/34 , H01L21/44
Abstract: 本发明公开一种兼具高速与低功耗的存算一体器件及其制备方法。该器件包括：Si/SiO2衬底，其中，SiO2层形成有凹槽；底电极，形成在所述SiO2层的凹槽中，其顶部高出所述SiO2层的表面；铁电栅介质层，其为HfLaO铁电薄膜，形成在所述衬底上，覆盖所述底电极；沟道层，其为ITO薄膜，形成在所述HfLaO铁电薄膜上；源电极和漏电极，形成在所述ITO薄膜两侧。该器件具有高速和低功耗的优点，有望成为新一代人工突触的有力竞争者，在未来类脑芯片中得到应用。
-
公开(公告)号：CN117693287A
公开(公告)日：2024-03-12
申请号：CN202311625610.6
申请日：2023-11-30
Applicant: 复旦大学
Abstract: 本发明公开一种光子突触器件及其制备方法。该光子突触器件包括：衬底；底电极，其为易氧化金属，形成在所述衬底上；具有光电导效应的异质结，形成在所述底电极上，包括第一介质层和第二介质层，均为具有感光特性的氧化物；顶电极，其为透明电极，形成在所述异质结上。
-
Patent Agency Ranking
公开(公告)号：CN110993562B
公开(公告)日：2023-09-29
申请号：CN201911084206.6
申请日：2019-11-07
Applicant: 复旦大学
Abstract: 本发明属于半导体工艺技术领域，具体为一种基于全硅基掩膜版的薄膜器件的制备方法。本发明方法包括：设计及制备硅基掩膜版，硅基掩膜版包括镀膜掩膜版、刻蚀掩膜版，掩膜版上设计有对准标记；准备器件基底，包括基底的选材、清洗、预处理；在器件基底上制备半导体薄膜；用高精度对准平台装置将半导体薄膜材料与相应掩膜版对准，在半导体薄膜上制备器件。本发明通过全程硅基掩膜版制备薄膜器件，不仅器件刻蚀无污染、成本和工艺简单，而且硅基掩模版具有较高重复使用性、高精度、设计自由灵活度高等优势，可实现薄膜器件的集成。
-
公开(公告)号：CN116314318A
公开(公告)日：2023-06-23
申请号：CN202310211079.1
申请日：2023-03-07
Applicant: 复旦大学
IPC: H01L29/778 , H01L21/335 , H01L29/06
Abstract: 本法发明提供了一种具有防破坏性击穿功能的GaNHEMT器件结构，包括：衬底，且所述衬底上沿远离衬底的方向上依次形成有第一成核层、GaN缓冲层；pN二极管，所述pN二极管包括分别形成于所述GaN缓冲层表层第一区域与第二区域的p+掺杂区与N+掺杂区，以及分别形成于所述p+掺杂区与N+掺杂区上的阳极与阴极；其中，所述第一区域与第二区域为沿所述GaN缓冲层表面相对的两侧区域；GaNHEMT器件，形成于所述GaN缓冲层上；其中，所述pN二极管的击穿电压低于所述GaNHEMT器件的击穿电压。解决了当在GaNHEMT器件的源极与漏极之间施加大电压或者持续高压应力时，GaNHEMT器件会发生破坏性击穿的问题，从而实现了提高GaNHEMT器件可靠性的效果。
-
公开(公告)号：CN116314317A
公开(公告)日：2023-06-23
申请号：CN202310211066.4
申请日：2023-03-07
Applicant: 复旦大学
IPC: H01L29/778 , H01L21/335 , H01L29/207
Abstract: 本发明提供了一种GaNHEMT器件，包括：GaNHEMT结构；其中，所述GaNHEMT结构的表层包括：第一区域、第二区域以及第三区域；所述第一区域、所述第二区域以及所述第三区域沿水平方向依次排列；p‑GaN材料层，包括：第一p‑GaN层与第二p‑GaN层；所述第一p‑GaN层形成于所述第二区域；所述第二p‑GaN层分布于所述第一区域与所述第三区域；其中，所述p‑GaN材料层中掺杂有镁离子，且仅所述第一p‑GaN层中的镁离子经激光选区退火的方式进行激活。本发明提供的技术方案解，决了刻蚀损伤的问题，避免了刻蚀对漂移区带来的损伤，同时也避免了导致器件退化。
-
公开(公告)号：CN116313796A
公开(公告)日：2023-06-23
申请号：CN202310223423.9
申请日：2023-03-09
Applicant: 复旦大学
IPC: H01L21/335 , H01L29/778 , H01L29/40 , H01L29/423 , H01L29/15
Abstract: 本发明提供了一种GaN HEMT器件及其制备方法，通过在隔离层上外延形成若干层超晶格结构，隔离层的第一部分缺失，使得若干层超晶格结构和隔离层之间形成空腔，位于空腔上方的若干层超晶格结构的部分形成超晶格纳米线，栅金属从四周包裹住超晶格纳米线，其中的每层超晶格结构均包括沿远离所述衬底方向依次形成的AlN层、GaN层；每层GaN/AlN超晶格结构对应形成一导电沟道，进而提高GaN HEMT器件的输出电流，同时，环形栅金属可以从四周完全关断若干层超晶格结构对应的所有导电沟道，提高了GaN HEMT器件的栅控能力以及开关性能，从而实现了提高GaN HEMT器件性能的效果。
-
公开(公告)号：CN116247096A
公开(公告)日：2023-06-09
申请号：CN202310211034.4
申请日：2023-03-07
Applicant: 复旦大学
IPC: H01L29/778 , H01L21/335 , H01L29/06
Abstract: 本发明提供了一种抗反向导通电流的凹栅增强型GaN HEMT结构，包括：阳极、阴极及依次堆叠的衬底、分隔层、凹栅增强型GaN HEMT器件；其中：衬底为SiC，其中包含有P型掺杂区以及N型掺杂区，且P型掺杂区包裹N型掺杂区；凹栅增强型GaN HEMT器件包括在分隔层上依次形成的第一成核层、沟道层以及势垒层；势垒层上开设有第一凹槽，第一凹槽贯穿势垒层，第一凹槽内填充有栅介质层以及栅极金属以形成栅极；且栅极两侧的势垒层上分别形成有源极和漏极；其中：阳极与P型掺杂区电性连接，且阳极电性连接至源极；阴极与N型掺杂区电性连接，且阴极电性连接至漏极；其中：N型掺杂区覆盖漏极下方的区域，且延伸至栅极下方的区域；通过PN结可抑制器件的反向导通电流。
-
-
-
-
-
-
-
-
-
Search Results
918
records
(took 0.072 seconds)
