公开(公告)号：CN103325832A

公开(公告)日：2013-09-25

申请号：CN201310007898.0

申请日：2013-01-09

Applicant: 台湾积体电路制造股份有限公司

Inventor： 巫凯雄 ,  奧野泰利 ,  简珮珊 ,  曾伟雄

IPC: H01L29/78 ,  H01L29/06 ,  H01L29/423 ,  H01L21/336

CPC classification number: H01L29/7851 ,  H01L21/28556 ,  H01L21/823431 ,  H01L21/823437 ,  H01L21/823481 ,  H01L27/0886 ,  H01L29/0653 ,  H01L29/7845 ,  H01L29/785

Abstract: 提供用于鳍式场效晶体管(FinFET)器件的栅极应激源。栅极应激源包括底面、第一应激源侧壁、以及第二应激源侧壁。在栅极层的第一部分上形成底面。栅极层设置在浅沟槽隔离(STI)区域上。在栅极层的第二部分上形成第一应激源侧壁。栅极层的第二部分设置在鳍的侧壁上。在栅极层的第三部分上形成第二应激源侧壁。栅极层的第三部分设置在与鳍间隔开的结构的侧壁上。第一应激源侧壁和第二应激源侧壁没有超过鳍的高度。

公开(公告)号：CN101425479B

公开(公告)日：2010-12-01

申请号：CN200810171583.9

申请日：2008-10-29

Applicant: 台湾积体电路制造股份有限公司

Inventor： 曾伟雄 ,  林纲正 ,  杨知一 ,  黄国泰 ,  陈嘉仁

IPC: H01L21/8238 ,  H01L27/092

CPC classification number: H01L21/823857 ,  H01L21/823842

Abstract: 本发明提供金属栅/高k电介质半导体器件，包括在半导体衬底上形成的NMOS栅结构和PMOS栅结构。NMOS栅结构包括经过掺杂杂质，例如La处理的高k栅电介质，并且PMOS栅结构的高k栅电介质材料不具有所述掺杂杂质并且好包括覆盖在所述高k栅电介质上的逸出功控制层。还提供一种同时形成NMOS和PMOS栅结构的工艺，包括在NMOS栅结构和PMOS栅结构中形成高k栅电介质材料和逸出功控制层，然后从NMOS区域中选择性地去除逸出功控制层并且通过等离子体处理选择性地将掺杂杂质注入NMOS区域中的高k栅电介质同时在所述PMOS区域中的高k栅电介质基本上不具有所述掺杂杂质。

公开(公告)号：CN2731706Y

公开(公告)日：2005-10-05

申请号：CN200420084786.1

申请日：2004-08-24

Applicant: 台湾积体电路制造股份有限公司

Inventor： 曾伟雄 ,  庄平 ,  涂宏荣 ,  王静亚 ,  林俞良 ,  罗冠腾 ,  周梅生

IPC: H01L21/00

CPC classification number: H01L21/76802 ,  G03F7/422 ,  G03F7/423 ,  G03F7/425 ,  G03F7/426 ,  H01L21/31116 ,  H01L21/31133 ,  H01L21/31144 ,  H01L21/76877

Abstract: 本实用新型揭示一种整合蚀刻后续清洁制程(post－etching cleaningprocess)与沉积制程所形成的半导体装置，其包括一基底、一低介电常数材料层、以及一内联机结构。低介电常数材料层是设置于基底上方，其具有至少一镶嵌开口位于被一超临界流体所清洁过的一区域中。内联机结构设置于镶嵌开口内，且其是于实施清洁制程之后，利用超临界流体作为一反应媒介且利用一有机金属错合物作为一沉积前驱物而临场(in－situ)形成的。