公开(公告)号：CN101752269A

公开(公告)日：2010-06-23

申请号：CN200910139125.1

申请日：2009-05-07

Applicant: 台湾积体电路制造股份有限公司

Inventor： 吴文进 ,  涂宏荣 ,  杨固峰 ,  胡荣治 ,  邱文智

IPC: H01L21/50 ,  H01L21/58 ,  H01L21/78 ,  H01L21/304 ,  H01L21/302 ,  H01L25/00

CPC classification number: H01L23/3157 ,  H01L25/0657 ,  H01L25/50 ,  H01L2224/0554 ,  H01L2224/0557 ,  H01L2224/05571 ,  H01L2224/05573 ,  H01L2224/16 ,  H01L2225/06513 ,  H01L2924/00014 ,  H01L2224/05599 ,  H01L2224/0555 ,  H01L2224/0556

Abstract: 本发明公开一种形成集成电路的方法，包含将含有开口的图案化薄膜形成薄板于晶片上，其中在晶片内的下方芯片经由开口暴露出来。将上方芯片放置于开口内，上方芯片符合开口，在图案化薄膜与上方芯片间无间隙。然后将上方芯片接合至下方芯片上，接着硬化图案化薄膜。本发明的优点包含经由精确的对准图案化的粘着薄膜与下方芯片所产生的自行对准，因此可进行快速的取放(pick-and-place)。上方芯片可以自动对准各别的下方芯片，因此接合工艺的生产率可以显著地提升。

公开(公告)号：CN101740415A

公开(公告)日：2010-06-16

申请号：CN200910178298.4

申请日：2009-10-09

Applicant: 台湾积体电路制造股份有限公司

Inventor： 杨固峰 ,  邱文智 ,  吴文进 ,  涂宏荣

IPC: H01L21/50 ,  H01L21/56 ,  H01L21/78 ,  H01L25/00 ,  H01L23/29

CPC classification number: H01L21/76898 ,  H01L21/561 ,  H01L21/6835 ,  H01L23/3114 ,  H01L23/3135 ,  H01L23/481 ,  H01L24/10 ,  H01L24/13 ,  H01L25/0657 ,  H01L25/50 ,  H01L2224/05001 ,  H01L2224/05009 ,  H01L2224/05567 ,  H01L2224/13 ,  H01L2224/13099 ,  H01L2225/0652 ,  H01L2225/06541 ,  H01L2924/00014 ,  H01L2924/01006 ,  H01L2924/01013 ,  H01L2924/01019 ,  H01L2924/01029 ,  H01L2924/01032 ,  H01L2924/01033 ,  H01L2924/01047 ,  H01L2924/01074 ,  H01L2924/01075 ,  H01L2924/01082 ,  H01L2924/14 ,  H01L2924/181 ,  H01L2924/19041 ,  H01L2924/00 ,  H01L2224/05599 ,  H01L2224/05099

Abstract: 本发明提供一种集成电路结构及其形成方法，该方法即堆叠式晶片的制造方法。在一实施例中，该方法包括如下步骤：提供一晶片，具有一芯片侧与一非芯片侧，该芯片侧包括多个半导体芯片；提供多个裸片，粘合每一所述多个裸片至所述多个半导体芯片其中之一；以一保护材料包覆该晶片的该芯片侧与所述多个裸片；薄化该晶片的该非芯片侧至一预期厚度；以及切割该晶片，以使该晶片分离成各自的半导体封装结构。本发明可避免传统晶片粘合工艺的缺点。

公开(公告)号：CN1702842A

公开(公告)日：2005-11-30

申请号：CN200510072820.2

申请日：2005-05-23

Applicant: 台湾积体电路制造股份有限公司

Inventor： 王静亚 ,  庄平 ,  巫尚霖 ,  林俞良 ,  涂宏荣 ,  周梅生 ,  罗冠腾

IPC: H01L21/312 ,  H01L21/47 ,  H01L21/768 ,  H01L21/28

CPC classification number: H01L21/02203 ,  H01L21/02118 ,  H01L21/31058 ,  H01L21/312 ,  H01L21/31695 ,  Y10T428/249953 ,  Y10T428/249987

Abstract: 一种例如用于集成电路的多孔性低介电常数(K)介电材质层的有机层，其表面具有具开口的孔洞。为了封闭这些孔洞，有机层会与一超临界流体接触，而且超临界流体是一种适用于有机层的溶剂。在小量的表面及孔洞的壁面被溶解后，被溶解的有机材料的相转变会在表面发生，产生一相对致密、平坦且无孔的薄膜覆盖表面，而封闭具开口的孔洞。由此，使得其表面平坦或无孔，且使得基体或薄膜的机械强度更佳。

公开(公告)号：CN103137524B

公开(公告)日：2016-06-01

申请号：CN201210190020.0

申请日：2012-06-08

Applicant: 台湾积体电路制造股份有限公司

Inventor： 邱文智 ,  林俞良 ,  涂宏荣

IPC: H01L21/67 ,  H01L21/02

CPC classification number: H01L21/67173 ,  H01L21/02057 ,  H01L21/67207

Abstract: 本说明书涉及一种晶圆分离和清洁装置，包括自动晶圆处理模块。自动晶圆处理模块将半导体晶圆加载到用于分离工艺的晶圆分离模块中。自动晶圆处理模块从晶圆分离模块移除半导体晶圆并且将半导体晶圆加载到用于清洁工艺的晶圆清洁模块。还提供了晶圆分离和清洁装置及其使用方法。

公开(公告)号：CN100341136C

公开(公告)日：2007-10-03

申请号：CN200410057137.7

申请日：2004-08-24

Applicant: 台湾积体电路制造股份有限公司

Inventor： 曾伟雄 ,  庄平 ,  涂宏荣 ,  王静亚 ,  林俞良 ,  罗冠腾 ,  周梅生

IPC: H01L21/768 ,  H01L23/52

CPC classification number: H01L21/76802 ,  G03F7/422 ,  G03F7/423 ,  G03F7/425 ,  G03F7/426 ,  H01L21/31116 ,  H01L21/31133 ,  H01L21/31144 ,  H01L21/76877

Abstract: 本发明揭示一种半导体装置中蚀刻后续清洁制程(post-etchingcleaning process)与沉积制程的整合方法。首先，提供一基底，其中具有一镶嵌结构，其藉由蚀刻一介电层并利用为于其上方的一光阻掩膜作为蚀刻掩膜而形成。接着，藉由一超临界流体实施一清洁制程，以去除光阻掩膜以及蚀刻后续产生的副产品。最后，利用该超临界流体作为一反应媒介，以临场(in-situ)填入一内联机层于镶嵌结构内。上述清洁制程与后续内联机层的制作是于一制程设备的单一或不同的反应室中进行。

公开(公告)号：CN1645592A

公开(公告)日：2005-07-27

申请号：CN200410057137.7

申请日：2004-08-24

Applicant: 台湾积体电路制造股份有限公司

Inventor： 曾伟雄 ,  庄平 ,  涂宏荣 ,  王静亚 ,  林俞良 ,  罗冠腾 ,  周梅生

IPC: H01L21/768 ,  H01L23/52

CPC classification number: H01L21/76802 ,  G03F7/422 ,  G03F7/423 ,  G03F7/425 ,  G03F7/426 ,  H01L21/31116 ,  H01L21/31133 ,  H01L21/31144 ,  H01L21/76877

Abstract: 本发明揭示一种半导体装置中蚀刻后续清洁制程(post－etching cleaning process)与沉积制程的整合方法。首先，提供一基底，其中具有一镶嵌结构，其藉由蚀刻一介电层并利用为于其上方的一光阻掩膜作为蚀刻掩膜而形成。接着，藉由一超临界流体实施一清洁制程，以去除光阻掩膜以及蚀刻后续产生的副产品。最后，利用该超临界流体作为一反应媒介，以临场(in－situ)填入一内联机层于镶嵌结构内。上述清洁制程与后续内联机层的制作是于一制程设备的单一或不同的反应室中进行。

公开(公告)号：CN101740415B

公开(公告)日：2013-10-02

申请号：CN200910178298.4

申请日：2009-10-09

Applicant: 台湾积体电路制造股份有限公司

Inventor： 杨固峰 ,  邱文智 ,  吴文进 ,  涂宏荣

IPC: H01L21/50 ,  H01L21/56 ,  H01L21/78 ,  H01L25/00 ,  H01L23/29

CPC classification number: H01L21/76898 ,  H01L21/561 ,  H01L21/6835 ,  H01L23/3114 ,  H01L23/3135 ,  H01L23/481 ,  H01L24/10 ,  H01L24/13 ,  H01L25/0657 ,  H01L25/50 ,  H01L2224/05001 ,  H01L2224/05009 ,  H01L2224/05567 ,  H01L2224/13 ,  H01L2224/13099 ,  H01L2225/0652 ,  H01L2225/06541 ,  H01L2924/00014 ,  H01L2924/01006 ,  H01L2924/01013 ,  H01L2924/01019 ,  H01L2924/01029 ,  H01L2924/01032 ,  H01L2924/01033 ,  H01L2924/01047 ,  H01L2924/01074 ,  H01L2924/01075 ,  H01L2924/01082 ,  H01L2924/14 ,  H01L2924/181 ,  H01L2924/19041 ,  H01L2924/00 ,  H01L2224/05599 ,  H01L2224/05099

Abstract: 本发明提供一种集成电路结构及其形成方法，即堆叠式晶片的制造方法。在一实施例中，该方法包括如下步骤：提供一晶片，具有一芯片侧与一非芯片侧，该芯片侧包括多个半导体芯片；提供多个裸片，粘合每一所述多个裸片至所述多个半导体芯片其中之一；以一保护材料包覆该晶片的该芯片侧与所述多个裸片；薄化该晶片的该非芯片侧至一预期厚度；以及切割该晶片，以使该晶片分离成各自的半导体封装结构。本发明可避免传统晶片粘合工艺的缺点。

公开(公告)号：CN103137524A

公开(公告)日：2013-06-05

申请号：CN201210190020.0

申请日：2012-06-08

Applicant: 台湾积体电路制造股份有限公司

Inventor： 邱文智 ,  林俞良 ,  涂宏荣

IPC: H01L21/67 ,  H01L21/02

CPC classification number: H01L21/67173 ,  H01L21/02057 ,  H01L21/67207

Abstract: 本发明涉及一种晶圆分离和清洁装置，包括自动晶圆处理模块。自动晶圆处理模块将半导体晶圆加载到用于分离工艺的晶圆分离模块中。自动晶圆处理模块从晶圆分离模块移除半导体晶圆并且将半导体晶圆加载到用于清洁工艺的晶圆清洁模块。还提供了晶圆分离和清洁装置及其使用方法。

公开(公告)号：CN101950738B

公开(公告)日：2013-02-13

申请号：CN201010108476.9

申请日：2010-02-01

Applicant: 台湾积体电路制造股份有限公司

Inventor： 罗清郁 ,  涂宏荣 ,  陈海清 ,  包天一 ,  邱文智 ,  余振华

IPC: H01L23/485 ,  H01L21/60

CPC classification number: H01L21/6835 ,  H01L21/76898 ,  H01L23/481 ,  H01L24/02 ,  H01L2221/68372 ,  H01L2224/0557 ,  H01L2924/00014 ,  H01L2924/0002 ,  H01L2924/01019 ,  H01L2924/04941 ,  H01L2924/12042 ,  H01L2924/14 ,  H01L2924/19041 ,  H01L2924/19043 ,  H01L2224/05552 ,  H01L2924/00

Abstract: 本发明提供一种集成电路结构，该集成电路结构包含：一半导体基材，一半导体穿孔(through-semiconductor via；TSV)开口，延伸进入此半导体基材：以及一半导体穿孔内衬(TSV liner)，位于此半导体穿孔开口(TSV opening)中。此半导体穿孔内衬包含一侧壁部分于此半导体穿孔开口的侧壁上及一底部部分于此半导体穿孔开口的底部上。此半导体穿孔内衬的底部部分具有一底部高度，且其较此半导体穿孔内衬的侧壁部分的中间厚度大。本发明的集成电路结构具有如下优点：当使用旋转涂布时，所形成的半导体穿孔内衬具有较佳的顺应性。底部及侧壁覆盖优于以化学气相沉积形成。此工艺所需时间少且成本低廉。此外，半导体穿孔内衬的介电常数是可调整的。

公开(公告)号：CN101207113B

公开(公告)日：2010-12-08

申请号：CN200710108849.0

申请日：2007-06-05

Applicant: 台湾积体电路制造股份有限公司

Inventor： 余振华 ,  邱文智 ,  吴文进 ,  涂宏荣 ,  杨固峰

IPC: H01L25/00 ,  H01L25/065 ,  H01L21/50

CPC classification number: H01L21/8221 ,  H01L21/76898 ,  H01L24/16 ,  H01L25/0652 ,  H01L25/0657 ,  H01L25/50 ,  H01L27/0688 ,  H01L2224/05001 ,  H01L2224/05009 ,  H01L2224/05124 ,  H01L2224/05139 ,  H01L2224/05147 ,  H01L2224/05157 ,  H01L2224/05166 ,  H01L2224/05181 ,  H01L2224/05184 ,  H01L2224/05186 ,  H01L2224/05568 ,  H01L2224/05573 ,  H01L2224/05609 ,  H01L2224/05616 ,  H01L2224/05624 ,  H01L2224/05644 ,  H01L2224/05647 ,  H01L2224/05684 ,  H01L2224/13099 ,  H01L2225/06513 ,  H01L2225/06541 ,  H01L2924/01006 ,  H01L2924/01013 ,  H01L2924/01019 ,  H01L2924/01022 ,  H01L2924/01029 ,  H01L2924/01033 ,  H01L2924/01047 ,  H01L2924/01073 ,  H01L2924/01074 ,  H01L2924/01078 ,  H01L2924/01327 ,  H01L2924/014 ,  H01L2924/04941 ,  H01L2924/04953 ,  H01L2924/14 ,  H01L2924/19041 ,  Y10S148/164 ,  H01L2924/00014 ,  H01L2924/0105 ,  H01L2924/01079 ,  H01L2924/013

Abstract: 本发明提供一种半导体结构及其制造方法，该半导体结构包括第一芯片、第二芯片及保护层。第一芯片包括第一衬底及位于第一衬底上方的第一接合垫。第二芯片具有第一表面和相对于第一表面的第二表面，且堆叠于第一芯片上。保护层包括垂直部分和水平部分，其中垂直部分位于第二芯片的侧壁上，水平部分延伸至第一芯片上方。本发明能够防止水气和化学物质对于半导体结构的污染，从而改善芯片间结合的可靠度。