-
公开(公告)号：CN104484309B
公开(公告)日：2017-07-28
申请号：CN201410790968.9
申请日：2014-12-18
Applicant: 北京控制工程研究所
IPC: G06F15/78
Abstract: 本发明涉及一种支持部分可重构的航天用SoC的实现方法，通过在SoC中定义动态系统与静态系统，并对两个系统进行不同的设计，在系统运行的过程中能够对FPGA上的部分逻辑进行重配置，而未经配置的部分的逻辑功能不发生改变，使得动态部分可重构既具有软件的灵活性，又具有硬件的高效性，能够有效解决现有SOC内部功能和结构无法改变的现状，同时通过部分重构技术能够周期性地刷新配置位流，防止配置位流发生单粒子翻转，提高了SOC的可靠性和容错能力，使SOC的功能变更更加灵活。
-
公开(公告)号：CN103472387B
公开(公告)日：2015-11-25
申请号：CN201310396314.3
申请日：2013-09-04
Applicant: 北京控制工程研究所
IPC: G01R31/3177
Abstract: 本发明公开了一种适用于反熔丝型FPGA的通用在线测试系统及方法，由被测功能模块和在线测试模块两部分组成，二者之间通过可配置位宽的并行总线连接；被测功能模块为需要进行实时检测的功能模块，可以是系统内的任一组成模块；在线测试模块为具体实现敏感信号实时检测、数据采样与输出的模块，包含一个或多个子在线测试模块；每个子在线测试模块均由三部分组成，控制模块、内部信号采样分析模块和内部信号结果输出控制模块。本发明具有实现方式简单、资源消耗低、适用范围广、可靠性高的优点。
-
公开(公告)号：CN104657238A
公开(公告)日：2015-05-27
申请号：CN201510070076.6
申请日：2015-02-10
Applicant: 北京控制工程研究所
IPC: G06F11/16
Abstract: 本发明一种基于阵列结构的可重构容错方法，步骤如下：(1)采用硬件描述语言生成一个基于阵列结构的可重构模型，包括N×N节点阵列结构和节点间互联关系，以及与节点连接的功能模块；(2)以FPGA为载体生成可重构阵列模型的硬件电路，该电路能够通过I/O接口被处理器访问和操作；(3)构建可重构阵列模型中N×N个节点之间的通信协议；(4)基于处理器通过步骤(3)建立的通信协议实现对可重构阵列模型的重构。
-
公开(公告)号：CN104572213A
公开(公告)日：2015-04-29
申请号：CN201510036911.4
申请日：2015-01-23
Applicant: 北京控制工程研究所
IPC: G06F9/445
Abstract: 本发明涉及一种星载控制计算机的重构方法，该方法的步骤包括：(1)、对计算机单元的FPGA进行系统划分；(2)、地面控制中心计算机单元的FPGA配置文件；(3)、地面控制中心发送所述FPGA配置文件到数管分系统；(4)、数管分系统将所述FPGA配置文件发送到整星总线上；(5)、计算机单元在当班工作状态下进行重构操作；该方法采用SRAM型FPGA替换原有星载计算机的中央处理器，并在原有星载计算机上设计重构控制电路和重构配置数据存储器与该SRAM型FPGA的配置接口连接，该SRAM型FPGA划分为可重构区和固定区，可以实现星载控制计算机完成在轨重构，使得星载计算机在轨期间能够在地面的控制下，使用上行注入的配置文件实时改变功能。
-
公开(公告)号：CN104461764A
公开(公告)日：2015-03-25
申请号：CN201410782611.6
申请日：2014-12-16
Applicant: 北京控制工程研究所
IPC: G06F11/10
Abstract: 本发明提供一种内置CRC校验码的FPGA配置文件生成方法，该方法包括如下步骤：以EDA工具生成的FPGA配置文件为基础，按照特征值读取配置文件中所包含的FPGA配置信息，并按帧计算其对应的CRC校验码；在配置文件中搜索空白区域；将计算得到的配置帧CRC校验码写入搜索得到的空白区即可完成内置CRC校验码的FPGA配置文件生成，本发明能充分利用原始FPGA配置文件中的空闲资源，在不带来额外软硬件开销的基础下实现FPGA校验信息和配置信息的同时同地存储，并且计算过程不依赖于特定的FPGA芯片物理结构，便于硬件资源有限的平台实现FPGA配置信息回读校验达成系统容错目的，具有广泛的应用前景。
-
Patent Agency Ranking
公开(公告)号：CN103488595A
公开(公告)日：2014-01-01
申请号：CN201310371637.7
申请日：2013-08-23
Applicant: 北京控制工程研究所
IPC: G06F13/38
Abstract: 本发明涉及一种保证小容量缓存串口通讯安全性的数据传输方法，首先给出了缓存FIFO的容量N，单字节的数据传输时间T以及最大中断时间T中断之间的关系，在不同的数据传输时刻判断缓存FIFO的工作状态，根据缓存FIFO不同状态采取不同的传输策略，从而保证了串口通讯的可靠性和连续性，防止中断打断对数据传输的影响，本发明数据传输方法根据缓存FIFO容量、单字节的数据传输时间、最大中断处理时间等固有特性设计，同时适用与大容量FIFO与小容量FIFO，尤其适用于容量≤10字节的小容量FIFO；且本发明方法实现过程简单、易于实现，具有较强的实用性。
-
公开(公告)号：CN104345771B
公开(公告)日：2016-03-30
申请号：CN201410492211.1
申请日：2014-09-23
Applicant: 北京控制工程研究所
IPC: G06F1/12
Abstract: 本发明公开了一种多机热备份计算机初始同步方法，包括以下步骤：热备份计算机接收外部输入的同一个同步时钟信号；各热备份计算机完成初始化工作后即向其他单机发送A信息，A信息内容为本机具备同步工作条件；某热备份计算机收到所有其他热备份计算机发送来A信息，则向其他热备份计算机发送B信息，B信息内容为当下一个同步时钟信号的上升沿到来时，当前热备份计算机即开始工作；当某机收到B信息则其向其他机发送B信息；若某热备份计算机连续N(N为预设值)个同步时钟周期未收到其他机发送来的A信息，则其向其他机发送B信息。采用本发明可实现多机热备份计算机初始同步，提高热备份计算机可靠性和自主运行能力。
-
公开(公告)号：CN104484238B
公开(公告)日：2016-02-10
申请号：CN201410783776.5
申请日：2014-12-16
Applicant: 北京控制工程研究所
IPC: G06F11/10
Abstract: 一种用于SRAM型FPGA配置刷新的CRC校验方法，通过对SRAM型FPGA配置文件格式、存储形式和故障模式的研究，采用对SRAM型FPGA回读配置帧实时计算与PROM内预先存储的CRC校验码比对的方式，提出并实现了一种用于SRAM型FPGA配置刷新的CRC校验方法。本发明方法采用CRC校验码的形式，实现了FPGA配置信息校验的器件无关性，同时设置了使能标志和获取标志，实现了不同速率、大数据量校验的应用需求，在回读过程中实时完成回读数据的CRC校验，达到了节省存储资源与处理时间的目的。另外本发明方法使用的基于查表的字节型CRC算法，进行资源独立划分和管理，快速高效，提升了运算速度和工作频率。
-
公开(公告)号：CN103488595B
公开(公告)日：2015-10-21
申请号：CN201310371637.7
申请日：2013-08-23
Applicant: 北京控制工程研究所
IPC: G06F13/38
Abstract: 本发明涉及一种保证小容量缓存串口通讯安全性的数据传输方法，首先给出了缓存FIFO的容量N，单字节的数据传输时间T以及最大中断时间T中断之间的关系，在不同的数据传输时刻判断缓存FIFO的工作状态，根据缓存FIFO不同状态采取不同的传输策略，从而保证了串口通讯的可靠性和连续性，防止中断打断对数据传输的影响，本发明数据传输方法根据缓存FIFO容量、单字节的数据传输时间、最大中断处理时间等固有特性设计，同时适用与大容量FIFO与小容量FIFO，尤其适用于容量≤10字节的小容量FIFO；且本发明方法实现过程简单、易于实现，具有较强的实用性。
-
公开(公告)号：CN103473156B
公开(公告)日：2015-07-08
申请号：CN201310439356.0
申请日：2013-09-24
Applicant: 北京控制工程研究所
Abstract: 一种基于实时操作系统的星载计算机三机热备份容错方法，首先构建三台装有相同实时操作系统的计算机。在每个控制周期中，每台单机都通过三机之间的数据交换获取另外两机的数据。然后按照本机和另一机、本机和第三机、另一机和第三机共三种情况进行比较。再根据数据比对结果是否一致，结合单机是否发生过复位、“切机命令字”是否有效等因素，设置本机是否健康的标志。三台单机同步运行，三机的对外输出控制状态相同，由当班机负责最终的对外输出。在故障处理时，由于三台单机均同步运行，当班机切换时不需要再获取状态，所以故障恢复时间短，实时性高，在切换过程中系统控制不存在间隙，系统控制可以平稳过渡，实现了系统的自主重构。
-
-
-
-
-
-
-
-
-
Search Results
30
records
(took 0.024 seconds)
