-
公开(公告)号：CN109979938B
公开(公告)日：2025-02-11
申请号：CN201811494404.5
申请日：2018-12-07
Applicant: 三星电子株式会社
Inventor： 马克·S·罗德尔 , 博尔纳·奧布拉多维奇 , 达尔门达·帕勒 , 雷维基·森古普塔 , 穆罕默德·阿里·普尔卡迪里
Abstract: 本发明涉及一种互补金属氧化物半导体片上系统，包含一系列部分环绕栅极场效应晶体管。每一个部分环绕栅极场效应晶体管包含：鳍，具有沟道区的堆叠；源区和漏区，位于鳍的相对侧上；介电分隔区，包含第一沟道区与第二沟道区之间的介电材料；栅极堆叠，位于鳍上；以及一对侧壁间隔物，位于栅极堆叠的相对侧上。介电分隔区的一部分具有从介电分隔区的外边缘到相应侧壁间隔物的内边缘的长度。部分环绕栅极场效应晶体管中的一个的介电分隔区的部分的长度与部分环绕栅极场效应晶体管中的另一个的介电分隔区的部分的长度不同。也提供一种场效应晶体管和制造互补金属氧化物半导体片上系统的方法。
-
公开(公告)号：CN107221499B
公开(公告)日：2022-07-26
申请号：CN201710168778.7
申请日：2017-03-21
Applicant: 三星电子株式会社
Inventor： 博尔纳·J·奥布拉多维奇 , 帝泰什·拉克西特 , 马克·S·罗德尔
IPC: H01L21/336 , H01L29/10 , H01L29/201 , H01L29/78
Abstract: 提供了包括InGaAs沟道的FET装置及其制造方法。根据本发明构思的实施例，制造具有设定的BTBT泄漏电流和最大VDD的FET装置的方法包括：根据BTBT泄漏电流和最大VDD确定InxGa1‑xAs中的x值；利用InxGa1‑xAs形成沟道，其中，x不为0.53。
-
公开(公告)号：CN106057899B
公开(公告)日：2021-04-02
申请号：CN201610232111.4
申请日：2016-04-14
Applicant: 三星电子株式会社
Inventor： 伯纳·J·欧博阿多威 , 罗伯特·克里斯图福·博文 , 缇塔斯·拉克施特 , 王维一 , 马克·S·罗德尔
IPC: H01L29/78
Abstract: 提供了多层鳍式场效应晶体管装置。所述装置可以包括位于基底上的鳍形沟道结构。沟道结构可以包括堆叠在基底上的应力层和位于应力层之间的沟道层，应力层可以包括半导体材料，所述半导体材料具有足以将载流子约束到沟道层的宽带隙，并具有与沟道层的晶格常数不同的晶格常数以诱导沟道层中的应力。所述装置还可以包括位于沟道结构的相应的第一相对侧上的源/漏区和位于沟道结构的第二相对侧上并位于源/漏区之间的栅极。
-
公开(公告)号：CN111354717A
公开(公告)日：2020-06-30
申请号：CN201911308158.4
申请日：2019-12-18
Applicant: 三星电子株式会社
Inventor： 王唯一 , 马克·S·罗德尔 , 普利亚齐卡斯·瓦斯里奥斯
IPC: H01L25/065 , H01L23/373 , H01L21/98
Abstract: 提供一种单片三维集成电路及其制造方法。单片三维集成电路包括：第一器件；第二器件，位于第一器件上；以及热屏蔽堆叠体，位于第一器件与第二器件之间。热屏蔽堆叠体包括在竖直方向上具有低的热导率的热阻滞部分和在水平方向上具有高的热导率的热扩散部分。单片三维集成电路的热屏蔽堆叠体仅包括介电材料。
-
公开(公告)号：CN108231763A
公开(公告)日：2018-06-29
申请号：CN201711320246.7
申请日：2017-12-12
Applicant: 三星电子株式会社
Inventor： 博尔纳·J·奥布拉多维奇 , 马克·S·罗德尔
IPC: H01L27/088 , H01L21/8234
CPC classification number: H01L27/0924 , H01L21/823807 , H01L21/823821 , H01L21/845 , H01L27/1203 , H01L27/1211 , H01L29/045 , H01L29/0673 , H01L29/1054 , H01L29/6653 , H01L29/66545 , H01L29/66553 , H01L29/66795 , H01L29/7843 , H01L29/785 , H01L27/0886 , H01L21/823431 , H01L21/823481
Abstract: 提供了一种具有去耦合沟道的场效应晶体管及其制造方法。所述场效应晶体管(FET)包括基底和鳍，所述鳍包括从基底去耦合的至少一个沟道区。FET还包括：源电极和漏电极，位于所述鳍的相对侧上；栅极堆叠体，沿着所述鳍的沟道区的一对侧壁延伸。栅极堆叠体包括栅极介电层和位于栅极介电层上的金属层。FET还包括将鳍的沟道区与基底分隔开的氧化物分隔区。氧化物分隔区包括包含栅极堆叠体的栅极介电层的一部分的介电材料。氧化物分隔区从沟道区的面对基底的表面完全地延伸到基底的面对沟道区的表面。
-
Patent Agency Ranking
公开(公告)号：CN107978630A
公开(公告)日：2018-05-01
申请号：CN201710983853.5
申请日：2017-10-20
Applicant: 三星电子株式会社
Inventor： 马克·S·罗德尔 , 博尔纳·奥布拉多维奇
IPC: H01L29/10 , H01L29/16 , H01L29/78 , H01L21/336
CPC classification number: H01L29/42392 , H01L29/045 , H01L29/0673 , H01L29/0676 , H01L29/161 , H01L29/42364 , H01L29/66439 , H01L29/66795 , H01L29/7842 , H01L29/785 , H01L29/78696 , H01L29/1041 , H01L29/16
Abstract: 公开了具有堆叠的纳米线状沟道的场效应晶体管及其制造方法。场效应晶体管包括具有纳米线状沟道区的堆叠体的鳍。堆叠体至少包括第一纳米线状沟道区和在第一纳米线状沟道区上堆叠的第二纳米线状沟道区。FET包括在鳍的相对侧上的源电极和漏电极。FET还包括在第一纳米线状沟道区与第二纳米线状沟道区之间的包含SiGe的介电分隔区，介电分隔区从第二纳米线状沟道区的面对第一纳米线状沟道区的表面完全延伸到第一纳米线状沟道区的面对第二纳米线状沟道区的表面。FET包括沿堆叠体的一对侧壁延伸的栅极堆叠体。栅极堆叠体包括栅极介电层和在栅极介电层上的金属层。金属层不在第一纳米线状沟道区与第二纳米线状沟道区之间延伸。
-
公开(公告)号：CN106409907A
公开(公告)日：2017-02-15
申请号：CN201610591020.X
申请日：2016-07-25
Applicant: 三星电子株式会社
IPC: H01L29/78 , H01L29/04 , H01L21/336
CPC classification number: H01L29/78 , H01L29/04 , H01L29/66477
Abstract: 公开了用于半导体装置的堆叠件和用于形成所述堆叠件的方法。所述堆叠件包括：多个牺牲层，每个牺牲层包括第一晶格参数；至少一个沟道层，包括与第一晶格参数不同的第二晶格参数，每个沟道层设置在两个牺牲层之间并与所述两个牺牲层接触。堆叠件形成在下层上，牺牲层与下层接触。下层包括第三晶格参数，所述第三晶格参数与在所述多个牺牲层和所述至少一个沟道层被允许连贯地弛豫时所述多个牺牲层和所述至少一个沟道层将具有的晶格参数基本上相匹配。
-
公开(公告)号：CN111354717B
公开(公告)日：2024-08-02
申请号：CN201911308158.4
申请日：2019-12-18
Applicant: 三星电子株式会社
Inventor： 王唯一 , 马克·S·罗德尔 , 普利亚齐卡斯·瓦斯里奥斯
IPC: H01L25/065 , H01L23/373 , H01L21/98
Abstract: 提供一种单片三维集成电路及其制造方法。单片三维集成电路包括：第一器件；第二器件，位于第一器件上；以及热屏蔽堆叠体，位于第一器件与第二器件之间。热屏蔽堆叠体包括在竖直方向上具有低的热导率的热阻滞部分和在水平方向上具有高的热导率的热扩散部分。单片三维集成电路的热屏蔽堆叠体仅包括介电材料。
-
公开(公告)号：CN107180792B
公开(公告)日：2023-03-07
申请号：CN201710123958.3
申请日：2017-03-03
Applicant: 三星电子株式会社
Inventor： 乔治·A·凯特尔 , 洪俊顾 , 马克·S·罗德尔 , 达尔门达·雷迪·帕勒
IPC: H01L21/8234 , H01L29/06 , H01L21/336 , H01L29/78
Abstract: 公开了一种半导体装置及形成半导体装置的方法。半导体装置的n沟道组件包括第一水平纳米片(hNS)堆叠件，p沟道组件包括第二hNS堆叠件。第一hNS堆叠件包括具有多个第一牺牲层和至少一个第一沟道层的第一栅极结构。第一内部间隔件设置在至少一个第一牺牲层和第一源极/漏极结构之间，其中，第一内部间隔件具有第一长度。第二hNS堆叠件包括具有多个第二牺牲层和至少一个第二沟道层的第二栅极结构。第二内部间隔件设置在至少一个第二牺牲层与第二源极/漏极结构之间，其中，第二内部间隔件具有比第一长度大的第二长度。
-
公开(公告)号：CN115223875A
公开(公告)日：2022-10-21
申请号：CN202210867089.6
申请日：2017-03-21
Applicant: 三星电子株式会社
Inventor： 博尔纳·J·奥布拉多维奇 , 帝泰什·拉克西特 , 马克·S·罗德尔
IPC: H01L21/336 , H01L29/10 , H01L29/201 , H01L29/78
Abstract: 提供了包括InGaAs沟道的FET装置及制造该FET装置的方法。一种制造包括RVT装置、LVT装置和SLVT装置的FET装置的方法包括：确定用于所述RVT装置的InxGa1‑xAs中的x值，其中，x在0.0和1.0之间；确定用于所述LVT装置的InyGa1‑yAs中的y值，其中，y在0.0和1.0之间；确定用于所述SLVT装置的InzGa1‑zAs中的z值，其中，z在0.0和1.0之间；以及形成用于所述RVT装置的包括InxGa1‑xAs的第一沟道、用于所述LVT装置的包括InyGa1‑yAs的第二沟道以及用于所述SLVT装置的包括InzGa1‑zAs的第三沟道。
-
-
-
-
-
-
-
-
-
Search Results
38
records
(took 0.053 seconds)
