公开(公告)号：CN1539560A

公开(公告)日：2004-10-27

申请号：CN200310100742.3

申请日：2003-10-08

Applicant: 尔必达存储器株式会社

Inventor： 泷泽正晴

IPC: B05C11/08 ,  B05D1/40 ,  G03F7/16 ,  H01L21/027

CPC classification number: H01L21/6715 ,  G03F7/162 ,  G03F7/168 ,  H01L21/6708

Abstract: 本发明涉及涂布机和涂布方法。通过用冲洗液进行边缘冲洗，除去在晶片上形成的涂膜的在晶片侧面上形成的边缘残留物的涂布机，其具有混合对涂膜具有不同溶解速度的多种溶剂后进行边缘冲洗的装置。

公开(公告)号：CN1538458A

公开(公告)日：2004-10-20

申请号：CN200410031974.2

申请日：2004-03-31

Applicant: 尔必达存储器株式会社

Inventor： 藤间志郎

IPC: G11C29/00

CPC classification number: G11C17/18 ,  G11C29/785

Abstract: 一种冗余控制电路包括：多个程序单元(100)和电压控制部分(101，105，106，107)。在多个程序单元(100)中，通过由于施加电压(SVT)造成介质击穿来对表示缺陷位置的缺陷地址(XAD)进行编程。电压控制部分(101，105，106，107)同时施加电压(SVT)给多个目标程序单元(100)中的一部分。多个目标程序单元(100)是对应于缺陷地址(XAD)而要被介质击穿的多个程序单元(100)的一部分。

公开(公告)号：CN1507049A

公开(公告)日：2004-06-23

申请号：CN200310119877.4

申请日：2003-12-08

Applicant: 尔必达存储器株式会社

Inventor： 荒井实成

IPC: H01L27/00 ,  G06F13/00

CPC classification number: H03L7/00 ,  H03K5/135 ,  H03K2005/00065 ,  H03K2005/00071

Abstract: 一包含(a)一实际输入电路(03A、04A)，(b)一实际输出电路(05A、06A)，(c)一具有和实际输入电路相同的特性的复制输入电路(12A)，(d)一具有和实际输出电路相同的特性的复制输出电路(11A)，(e)一依据外部触发器进行操作的振荡电路(15A)，以及(f)一把从振荡电路中传送过来并且通过实际输入电路和实际输出电路的信号，和从振荡电路中传送过来并且通过复制输入电路和复制输出电路进行比较以检测在实际输入和输出电路和复制输入和输出电路之间的延迟误差的半导体集成电路设备，其中依据由偏离比较电路检测到的延迟误差补偿在复制输入和输出电路中的延迟。

公开(公告)号：CN1406003A

公开(公告)日：2003-03-26

申请号：CN02142432.2

申请日：2002-09-19

Applicant: 尔必达存储器株式会社

Inventor： 高井康浩

IPC: H04J3/06 ,  H04L7/00 ,  H04L7/08

CPC classification number: G11C7/1066 ,  G11C7/22 ,  G11C7/222 ,  G11C11/4076

Abstract: 本发明提供了一种DLL电路及半导体集成电路装置。DLL电路2包括：延迟电路21、22，输入分频时钟CLK2，并延迟；相位检测器23，对分频时钟和延迟电路22的输出的相位差进行检测；计数器24，输出使延迟电路21、22的输出抽头切换的信号；延迟电路31、32，输入分频时钟CLK2，并延迟；多路复用器35A，输入延迟电路31、32的输出OUTR、OUTF，并输出信号CLKOE；伪多路复用器36，输入CLKOE，并具有与多路复用器4相同的延迟时间；伪缓冲器37，具有与输出缓冲器5相同的延迟时间；伪缓冲器38，具有与输入缓冲器相同的延迟时间。DLL电路3包括：相位检测器33，对输入缓冲器的输出CLK1和缓冲器38的输出的相位差进行检测；计数器34，输出使延迟电路31、32的输出抽头切换的信号。

公开(公告)号：CN103137500A

公开(公告)日：2013-06-05

申请号：CN201210495599.1

申请日：2012-11-28

Applicant: 尔必达存储器株式会社

Inventor： 伊藤洋行 ,  樱田伸一

IPC: H01L21/56 ,  H01L21/60

CPC classification number: H01L21/561 ,  H01L21/563 ,  H01L23/3128 ,  H01L23/3135 ,  H01L23/49816 ,  H01L24/13 ,  H01L24/16 ,  H01L24/73 ,  H01L24/81 ,  H01L24/97 ,  H01L25/0652 ,  H01L25/0657 ,  H01L25/50 ,  H01L2224/13025 ,  H01L2224/13111 ,  H01L2224/14151 ,  H01L2224/14156 ,  H01L2224/14181 ,  H01L2224/16145 ,  H01L2224/16146 ,  H01L2224/16225 ,  H01L2224/16227 ,  H01L2224/32145 ,  H01L2224/32225 ,  H01L2224/45144 ,  H01L2224/48227 ,  H01L2224/73204 ,  H01L2224/73265 ,  H01L2224/75252 ,  H01L2224/75745 ,  H01L2224/81005 ,  H01L2224/81191 ,  H01L2224/81193 ,  H01L2224/81203 ,  H01L2224/81815 ,  H01L2224/83192 ,  H01L2224/83193 ,  H01L2224/83862 ,  H01L2224/97 ,  H01L2225/0651 ,  H01L2225/06513 ,  H01L2225/06517 ,  H01L2225/06541 ,  H01L2225/06565 ,  H01L2924/01029 ,  H01L2924/15311 ,  H01L2924/181 ,  H01L2224/81 ,  H01L2924/00 ,  H01L2924/01047 ,  H01L2924/00014 ,  H01L2924/00012

Abstract: 本文公开一种制造半导体器件的方法，包括：堆叠多个半导体芯片以形成第一芯片层叠体，提供底部填料以填充半导体芯片之间的间隙，使得在第一芯片层叠体周围形成填角部分，以及修整填角部分以形成第二芯片层叠体。

公开(公告)号：CN101971303B

公开(公告)日：2013-05-01

申请号：CN200880103167.3

申请日：2008-09-02

Applicant: 东京毅力科创株式会社 ,  尔必达存储器株式会社

Inventor： 河野有美子 ,  有马进 ,  柿本明修 ,  广田俊幸 ,  清村贵利

IPC: H01L21/316 ,  C23C16/40 ,  H01L21/8242 ,  H01L27/108

CPC classification number: H01L21/0228 ,  C23C16/409 ,  C23C16/45531 ,  H01L21/02197 ,  H01L21/31604 ,  H01L21/31691 ,  H01L21/67115 ,  H01L21/68742 ,  H01L28/55

Abstract: 本发明提供Sr-Ti-O系膜的成膜方法，以膜中的Sr与Ti的比率Sr/Ti按原子数比计为1.2～3的方式进行成膜后，在含有0.001％～80％的O2的气氛中，在500℃以上进行退火。此外，以包含将多个SrO膜成膜阶段和多个TiO膜成膜阶段多次连续进行这样的次序的方式，多次进行上述SrO膜成膜阶段和上述TiO膜成膜阶段。进而，在使Sr吸附后、使Sr氧化时，使用O3和H2O作为氧化剂。

公开(公告)号：CN102089872B

公开(公告)日：2013-03-06

申请号：CN200980105722.0

申请日：2009-02-18

Applicant: 东京毅力科创株式会社 ,  尔必达存储器株式会社

Inventor： 河野有美子 ,  有马进 ,  柿本明修 ,  广田俊幸 ,  清村贵利

IPC: H01L21/316 ,  C23C16/40 ,  H01L21/31 ,  H01L21/8242 ,  H01L27/108

CPC classification number: C23C16/409 ,  C23C16/45531 ,  H01G4/1227 ,  H01L21/31691 ,  H01L28/55

Abstract: 作为第一有机金属化合物原料，使用蒸气压低且有机配体容易被氧化剂分解而产生CO的化合物，作为第二有机金属化合物原料，使用金属醇盐，作为氧化剂，使用气态的O3或者O2，将它们导入处理容器内而在基板上形成AxByOz型的氧化物膜，在即将导入氧化剂之前，必须导入上述第二有机金属化合物原料。

公开(公告)号：CN101425341B

公开(公告)日：2013-02-27

申请号：CN200810173861.4

申请日：2008-10-29

Applicant: 尔必达存储器株式会社

Inventor： 宫武伸一 ,  小川澄男

IPC: G11C29/00 ,  G11C17/18

Abstract: 本发明提供了一种包括反熔丝电路的半导体器件和向反熔丝电路写入缺陷地址的方法。根据本发明的反熔丝电路包括：反熔丝元件，以非易失的方式来保持数据；锁存电路，暂时地保持要被写入到反熔丝元件的数据。能够以纳秒的数量级执行对锁存电路的写入，因而，即使当各自不同的缺陷地址被写入到多个芯片时，可以在非常短的时间段完成对锁存电路的写过程。由此，可以对芯片并行地执行对反熔丝元件的写入的实际过程，结果，可以以高速执行对反熔丝元件的写入过程。

公开(公告)号：CN102820283A

公开(公告)日：2012-12-12

申请号：CN201210189126.9

申请日：2012-06-08

Applicant: 尔必达存储器株式会社

Inventor： 石川透

IPC: H01L23/538 ,  H01L25/065

CPC classification number: G11C7/1057 ,  G01R31/2884 ,  G11C5/04 ,  G11C7/1051 ,  G11C29/1201 ,  G11C29/48 ,  H01L22/34 ,  H01L23/481 ,  H01L2224/13025 ,  H01L2224/16145 ,  H01L2224/16225 ,  H01L2924/15311

Abstract: 本发明涉及一种半导体器件。一种器件，包括：半导体衬底；穿透半导体衬底的第一穿透电极；第一测试焊盘；和耦合在第一穿透电极和第一测试焊盘之间的第一三态缓冲器。第一三态缓冲器在其控制端子上接收缓冲器控制信号。该器件进一步包括为第一三态缓冲器提供缓冲器控制信号的缓冲器控制电路。

公开(公告)号：CN102790040A

公开(公告)日：2012-11-21

申请号：CN201210157178.8

申请日：2012-05-18

Applicant: 尔必达存储器株式会社

Inventor： 石川透

IPC: H01L23/544 ,  H01L23/58 ,  G01N27/04

CPC classification number: H01L22/32 ,  H01L22/34 ,  H01L25/0657 ,  H01L2224/16 ,  H01L2224/16145 ,  H01L2224/16225 ,  H01L2225/06513 ,  H01L2225/06544 ,  H01L2225/06565 ,  H01L2924/15311

Abstract: 本发明涉及一种具有芯片裂纹检测结构的半导体器件。一种器件，其包括半导体衬底、第一穿透电极和每个都穿过所述第二半导体衬底的多个第二穿透电极、形成在所述衬底的一侧上的第一端子和多个第二端子以及形成在衬底的相反侧上的第三端子和多个第四端子。第一和第三端子中的每个与第一穿透电极垂直对齐并且电连接到第一穿透电极。每个第二端子与第二穿透电极中关联的一个垂直对齐并且电连接到第二穿透端子中没有与关联的第二端子垂直对齐的另一个。每个第四端子与第二穿透电极中关联的一个垂直对齐并且电连接到第二穿透电极中关联的一个。还设置有导线，导线包括电连接到第一端子的第一端部和电连接到第二端子中选择的一个的第二端部。