-
公开(公告)号:CN107946389A
公开(公告)日:2018-04-20
申请号:CN201711121289.2
申请日:2017-11-14
Applicant: 重庆邮电大学
IPC: H01L31/0352 , H01L31/107 , H01L31/18
CPC classification number: Y02P70/521 , H01L31/107 , H01L31/035272 , H01L31/03529 , H01L31/1876
Abstract: 本发明请求保护一种针对长波段微弱光的CMOS单光子雪崩二极管,具体结构是:在P型衬底上制作深N阱,然后在深N阱内制作P型重掺杂区,由P+层与深N阱构成PN结,作为雪崩倍增区,P+区周围环绕轻掺杂P阱作为保护环,入射光射入器件后在中等电场强度的深N阱区被吸收,产生的光生载流子向强电场区的雪崩倍增区移动。由于较长波段光产生的电子空穴在器件较深处形成,该发明深N阱可对这部分光信号进行有效探测。深N阱/P衬底作为屏蔽二极管,阻止衬底光生载流子扩散至PN结,从而减少了衬底慢光生载流子扩散对光电探测器响应速度的影响。本发明提高器件在长波段的吸收效率。
-
公开(公告)号:CN106847960A
公开(公告)日:2017-06-13
申请号:CN201710058637.X
申请日:2017-01-23
Applicant: 重庆邮电大学
IPC: H01L31/0352 , H01L31/107 , H01L31/18
CPC classification number: Y02P70/521 , H01L31/107 , H01L31/035236 , H01L31/18
Abstract: 本发明请求保护一种采用p+n阱型二极管结构,同时引进保护环与深n阱结构以提高单光子雪崩二极管光电探测效率;采用合适的光窗口面积和过偏压,以获得较高的光电探测效率;通过调节其他的工艺和结构参数,可对器件的光电探测效率进行进一步的优化设计。扩散n阱保护环宽度对雪崩击穿特性影响较大,保护环宽度在0.8‑1.5μm时,器件的击穿特性较好;确定好器件的探测效率和击穿电压后,通过对器件的参数进行进一步的优化设计,可以得到较好的频率响应特性。单光子雪崩二极管器件扩散n阱保护环宽度为1μm时,雪崩击穿电压为13.2V。窗口面积直径为20μm,过偏压为1V最大探测效率高达37%;窗口面积直径为10μm,过偏压为1V时最大探测效率高达52%,过偏压为2V时最大探测效率高达55%。
-
-
公开(公告)号:CN103092074B
公开(公告)日:2015-09-09
申请号:CN201210591451.8
申请日:2012-12-30
Applicant: 重庆邮电大学
IPC: G05B13/04
Abstract: 本发明公开了一个半导体先进过程控制(APC)的参数优化控制方法。在半导体工艺过程中,针对间歇过程的优化控制方法,传统方法一般采用线性预测模型。本发明采用基于遗传算法优化的BP神经网络预测模型,通过遗传算法对神经网络的初始权值和阈值进行优化,根据每个染色体所对应的适应度函数F,采用选择操作、概率交叉和变异操作等,并输出最优解,由此确定BP神经网络的最优初始权值和阈值,利用附加动量方法和变学习率学习算法提高BP神经网络的性能,使其经过训练后能很好的预测非线性模型。该方法中遗传算法具有很好的全局搜索能力,容易等到全局最优解,或性能很好的次优解,这对于提高神经网络的建模能力,有很好的促进作用。
-
公开(公告)号:CN103887362A
公开(公告)日:2014-06-25
申请号:CN201410122853.2
申请日:2014-03-28
Applicant: 重庆邮电大学
IPC: H01L31/107 , H01L31/0352
CPC classification number: H01L31/107 , H01L31/035272
Abstract: 本发明公开了一种带有深N阱的NP型CMOS雪崩光电二极管,包括P型衬底、设置于P型衬底上的N阱层及雪崩区,所述雪崩区设置于所述P型衬底和N阱之间构成PN结,在P型衬底和雪崩区之间还设置有光吸收层,所述光吸收层为设置于P型衬底层上的深N阱,所述深N阱的掺杂浓度大于P型衬底层的掺杂浓度;本发明提高了雪崩光电二极管器件的速率、频率响应和带宽。
-
公开(公告)号:CN103092074A
公开(公告)日:2013-05-08
申请号:CN201210591451.8
申请日:2012-12-30
Applicant: 重庆邮电大学
IPC: G05B13/04
Abstract: 本发明公开了一个半导体先进过程控制(APC)的参数优化控制方法。在半导体工艺过程中,针对间歇过程的优化控制方法,传统方法一般采用线性预测模型。本发明采用基于遗传算法优化的BP神经网络预测模型,通过遗传算法对神经网络的初始权值和阈值进行优化,根据每个染色体所对应的适应度函数F,采用选择操作、概率交叉和变异操作等,并输出最优解,由此确定BP神经网络的最优初始权值和阈值,利用附加动量方法和变学习率学习算法提高BP神经网络的性能,使其经过训练后能很好的预测非线性模型。该方法中遗传算法具有很好的全局搜索能力,容易等到全局最优解,或性能很好的次优解,这对于提高神经网络的建模能力,有很好的促进作用。
-
公开(公告)号:CN114826202B
公开(公告)日:2024-11-29
申请号:CN202210563669.6
申请日:2022-05-23
Applicant: 重庆邮电大学
IPC: H03H9/64 , G06F30/367
Abstract: 本发明请求保护一种基于有限元和COM模型的DMS滤波器设计方法,属于电子元件设计领域。包括利用COMSOL中提取COM参数,随后利用SimplyFortran建立DMS滤波器的COM模型并计算结构参数的方法。其提取COM耦合模型参数的计算方法包括模态分析和频域分析,其中模态分析求得反射系数,中心频率,声表面波波速以及机电耦合系数;频域分析求得换能系数,以及静电容。随后利用提取的COM参数在Simply Fortran中计算滤波器的电极厚度,输入输出叉指对数(Interdigital Transducer,IDT),反射栅数量等参数。本发明目在于能够利用COMSOL仿真的方式提取COM模型参数,不采用实验的方式进行参数提取,缩短了设计时间,提高了设计效率。最后利用COM参数在SimplyFortran中便捷的设计出DMS滤波器,并得到其散射参数(S21)。
-
公开(公告)号:CN118353441A
公开(公告)日:2024-07-16
申请号:CN202410300004.5
申请日:2024-03-15
Applicant: 重庆邮电大学
IPC: H03K19/0185
Abstract: 本发明请求保护一种适用于单极性信号的高速率宽范围电平移位器电路,包括前置电路、升压电路、缓冲器,其中,前置电路中的NMOS管M5、M6、M8、M10使用低电压阈值类型的管子,对输入信号进行预处理,从而较低的输入信号也能使电路开启。升压电路中的NMOS管M11和M14构成瞬态增强结构,它们在输入信号电平跳变的时候实现快速的转换,当输入信号稳定过后,处于关闭状态;由PMOS管M12和M13构成的正反馈结构,加快了输入信号电平到输出电平的转换速度。电阻R和PMOS管M19构成的通路可以将输出节点的电平快速拉高,NMOS管M20导通时可以将输出节点的电平快速拉低。本发明既可以同时输出逻辑相反的两个信号,也有较宽的输入范围和快速输出转换的优点。
-
公开(公告)号:CN118349064A
公开(公告)日:2024-07-16
申请号:CN202410279421.6
申请日:2024-03-12
Applicant: 重庆邮电大学
Abstract: 本发明请求保护一种基于DEM和Trimming技术的VI变换电路,该电路主要包括运算放大器amp1、amp2,源极负反馈电阻Rdeg1‑Rdeg4,RdegH ,输入电阻Rin,输出电阻Rout,VI变换MOS管Mi1‑Mi4,钳位MOS管Mt1‑Mt4,输出MOS管Mext,补偿MOS管Mtrim ,补偿电容cap ,电流镜MOS管Mc ,开关SC 、SO 、SI ,Sg 、Sg1 ,电流沉MOS管Md,输入信号Vin,钳位电压信号VA、VA1,偏置电压信号Vb,电流信号Iin、Istd、Ical、Ibias、Iout,高压部分地电路,偏置电路,DEM电路,1:12电流镜电路,Trim电路。电路中含有四条支路,分别是输入支路,基准支路,校准支路,自适应偏置支路。
-
公开(公告)号:CN115939198A
公开(公告)日:2023-04-07
申请号:CN202310073716.3
申请日:2023-02-07
Applicant: 重庆邮电大学
IPC: H01L29/737 , H01L21/331 , H01L29/06 , H01L29/08
Abstract: 本发明涉及一种硅基硅锗异质结双极晶体管及其制造方法,属于电子技术领域。在衬底上离子注入形成N+BL埋层;在N+BL埋层上形成四氮化三硅应力层;离子注入形成N‑集电区;通过氧化形成二氧化硅掩蔽层,刻蚀出集电区窗口后进行硼离子注入,并执行快速退火操作以消除晶格损伤;离子注入形成N+BL埋层连通区;在应变基区选择性外延Si1‑xGex基区;在Si1‑xGex基区上方淀积硅帽层;淀积N型多晶硅作为发射极;刻蚀Si并淀积SiGe材料与四氮化三硅应力层形成集电区应力区;光刻集电极、发射极和基极以外的金属,形成电极引线。本发明能够增强载流子的迁移率、减小载流子总渡越时间,提高晶体管工作速度。
-
-
-
-
-
-
-
-
-