-
公开(公告)号：CN116350235A
公开(公告)日：2023-06-30
申请号：CN202310378872.0
申请日：2023-04-10
Applicant: 重庆邮电大学
Abstract: 本发明请求保护一种用于心电信号预处理的硬件电路及方法。该电路主要在FPGA上实现心电信号的实时去噪与R波检测。首先将心电信号进行三层DWT分解，将首层高频分量进行分段计算噪声阈值，同时将第三层小波分解结果输入移位寄存器等待该阶段阈值计算结束；然后对阈值去噪后的信号进行重构；最后利用二阶差分阈值方法结合信号最大值进行R波检测，并设置一定数量的移位寄存器，达到R波和实时输出相匹配的目的。其中控制与时钟管理模块主要生成控制信号和分频时钟信号。参数缓存模块存放DB4小波基参数。本发明通过在各模块间插入小体量移位寄存器，解决了传统心电信号不能实时处理且所需缓存空间大的问题；同时通过改善小波阈值计算方式和R波检测方法有效降低整体资源消耗量。
-
公开(公告)号：CN116192129A
公开(公告)日：2023-05-30
申请号：CN202211598187.0
申请日：2022-12-12
Applicant: 重庆邮电大学
Abstract: 本发明请求保护一种基于双极SR锁存器的数字鉴相器，包括反馈信号D触发器、参考信号D触发器、与门、或门、双级SR锁存器和超前滞后符号位D触发器。本发明通过反馈信号D触发器和参考信号输D触发器对反馈信号和参考信号进行采样，便于后续对信号的处理；然后通过或门完成对两个输入信号的相位误差鉴定操作，对两个信号实现与门操作并在输出为高电平时对两个输入端D触发器进行复位；最后通过双级SR锁存器完成对反馈信号相对于参考信号相位超前或滞后的关系描述进行输出信号，并通过输出端D触发器完成超前滞后符号位的保持功能。本发明可以输出两个输入信号的相位误差，并表示超前或滞后关系，与此同时本发明的输出误差信号速度很快。
-
公开(公告)号：CN117118395A
公开(公告)日：2023-11-24
申请号：CN202310875464.6
申请日：2023-07-17
Applicant: 重庆邮电大学
Abstract: 本发明请求保护一种用于Sigma Delta ADC的数字降采样滤波器，属于集成电路设计领域，所设计的数字降采样滤波器为一个三级级联的降采样数字滤波器，降采样为128倍，由滤波器F1、F2、F3级联而成。其中，滤波器F1由5个单级5阶CIC滤波器级联而成，其中每个单级CIC滤波器的降采样倍数为2，故F1的降采样倍数为32；滤波器F2为低通FIR滤波器，其中包括33个时延单元，2个降采样模块，34个系数模块以及34个加法器模块，降采样倍数为2；滤波器F3为半带滤波器，其结构由18个时延单元，2个降采样模块，18个系数模块和17个加法器组成，降采样倍数为2。该数字降采样滤波器可将高频噪声滤除，通过抽取将信号频率降低到奈奎斯特频率附近，最终输出所需的多位数字信号。
-
公开(公告)号：CN115425937A
公开(公告)日：2022-12-02
申请号：CN202211006536.5
申请日：2022-08-22
Applicant: 重庆邮电大学
Abstract: 本发明请求保护一种应用于电压隔离的斩波运算放大电路，该电路主要包括跨导放大器amp1、amp2、amp3、amp4，amp5，斩波调制电路CHIN、CHOUT、CHfb、CHRRL，电容Cin1、Cin2、Cfb1、Cfb2、Cs1、Cs2、Cm1、Cm21a、Cm21b、Cm22a、Cm22b，电阻res1、res2，斩波调制信号fchop。斩波调制电路CHIN将高压端输入而来的模拟电压信号调制到频率为fchop的电压信号并通过隔离电容Cin1、Cin2耦合到低压端，低压端的偏置电阻res1、res2为低压端输入跨导放大器amp1重新提供直流偏置信号，CHOUT会将跨导放大器amp1的失调电压VOFFSET和1/f噪声调制到高频，同时将amp1的输出电流信号重新调制为从高压端输入的频率，最后输出电压的大小为输入信号Vout＝Vin×(Cfb/Cin)，纹波消除环消除跨导放大器amp1、amp2、amp3失调电压产生的纹波。
-
公开(公告)号：CN114978188A
公开(公告)日：2022-08-30
申请号：CN202210573766.3
申请日：2022-05-24
Applicant: 重庆邮电大学
IPC: H03M3/00
Abstract: 本发明请求保护一种基于二阶增量式sigma delta ADC的电容适配电路,包括反馈通路、量化器、第一级、第二级积分器、第一、第二、第三前馈通路、电容适配网络；反馈通路连接于第一级积分器对应的求和节点的输入端和量化器的输出端之间，将量化器输出的输出信号进行处理得到反馈信号；第一前馈通路连接于调制器的输出端和量化器的输入端之间，第二前馈通路连接于第一级积分器的输出端和量化器的输入端之间，第三前馈通路连接于第二级积分器的输出端和量化器的输入端之间，前馈通路在量化之前对输入信号与第一级、第二级积分器的输出信号进行加权求和；电容适配网络连接在第一级积分器的输出与第二级积分器的输入之间，用于根据输入信号的幅值匹配不同的参数。
-
Patent Agency Ranking
公开(公告)号：CN116350234A
公开(公告)日：2023-06-30
申请号：CN202310378857.6
申请日：2023-04-10
Applicant: 重庆邮电大学
IPC: A61B5/318 , G06N3/0442 , G06N3/0464 , G06N3/08 , A61B5/346 , A61B5/00 , A61B5/363 , A61B5/352
Abstract: 本发明请求保护一种基于GCNN‑LSTM模型的ECG心律失常分类方法及系统。心电信号预处理阶段对ECG信号进行噪声滤除、波段检测以及心拍分割；基于遗传算法的分类模型搭建阶段利用遗传算法在较小范围内搜寻优化CNN‑LSTM心律失常分类模型参数配置，其中遗传算法采用特定的选择和交叉策略来保证算法收敛于全局最优解；模型训练与评估阶段对分类模型进行训练与性能检验。本发明利用ECG信号进行心律失常类型判断，分类模型主要由CNN和LSTM构成，同时引入特定遗传策略的遗传算法优化模型参数配置。本发明解决了传统基于深度学习的心律失常分类算法模型难以快速设定最优参数配置的问题，而且在实现轻量级网络的同时具备高分类准确度、收敛速度快的优点。
-
公开(公告)号：CN118349064A
公开(公告)日：2024-07-16
申请号：CN202410279421.6
申请日：2024-03-12
Applicant: 重庆邮电大学
Abstract: 本发明请求保护一种基于DEM和Trimming技术的VI变换电路，该电路主要包括运算放大器amp1、amp2，源极负反馈电阻Rdeg1‑Rdeg4，RdegH ，输入电阻Rin，输出电阻Rout，VI变换MOS管Mi1‑Mi4，钳位MOS管Mt1‑Mt4，输出MOS管Mext，补偿MOS管Mtrim ，补偿电容cap ，电流镜MOS管Mc ，开关SC 、SO 、SI ，Sg 、Sg1 ，电流沉MOS管Md，输入信号Vin，钳位电压信号VA、VA1，偏置电压信号Vb，电流信号Iin、Istd、Ical、Ibias、Iout，高压部分地电路，偏置电路，DEM电路，1：12电流镜电路，Trim电路。电路中含有四条支路，分别是输入支路，基准支路，校准支路，自适应偏置支路。
-
公开(公告)号：CN115659880A
公开(公告)日：2023-01-31
申请号：CN202211067666.X
申请日：2022-09-01
Applicant: 重庆邮电大学
IPC: G06F30/327 , G06F30/337 , G06F17/16 , G06F18/211
Abstract: 本发明请求保护一种基于奇异值分解的主成分分析算法的硬件电路及方法，属于无监督学习的降维算法的硬件实现技术。该电路包括下面的电路模块：控制模块、Hestense模块、CORDIC模块和雅可比旋转模块，其中，控制模块用于控制各个模块的时序和工作状态；Hestense模块用于计算CORDIC模块所需的参数，由乘法器、加法器、寄存器和RAM搭建构成；CORDIC模块用于计算反三角函数，由多路选择器、寄存器和移位器搭建构成；雅可比旋转模块用于计算输入数据的正交化结果，由四个乘法器、一个加法器和一个减法器搭建构成。
-
公开(公告)号：CN115423081A
公开(公告)日：2022-12-02
申请号：CN202211150640.1
申请日：2022-09-21
Applicant: 重庆邮电大学
Abstract: 本发明请求保护一种基于FPGA的CNN_LSTM算法的神经网络加速器，CNN硬件实现部分包括数据输入行缓存模块，卷积计算模块，Relu激活函数模块，中间结果缓存模块，池化计算模块；LSTM硬件实现部分包括LSTM控制模块，门函数计算模块，Sigmoid激活函数线性近似模块；FC硬件实现部分包括FC控制模块，全连接层计算模块，Relu激活函数模块，数据输出缓存。本发明目的在于能够结合具体的应用场景设计出高性能、低功耗、灵活性强的CNN_LSTM神经网络加速器。创新点在于相比较传统的神经网络加速器，本发明使用并行流水的设计方法实现了CNN‑LSTM算法的神经网络加速器，对提高神经网络加速器的低功耗与数据吞吐率有着显著的效果，而且利用FPGA的并行处理能力使得算法有更快的运行速度。
-
公开(公告)号：CN114878901A
公开(公告)日：2022-08-09
申请号：CN202210571587.6
申请日：2022-05-24
Applicant: 重庆邮电大学
IPC: G01R19/175
Abstract: 本发明请求保护一种可消除比较器失调电压影响的DC‑DC过零电流检测电路，包括比较器1、比较器1＇、开关1、开关2、电容C、D触发器、电压叠加电路、功率管开关节点端信号VX、地端口GND和功率管开关控制信号VZCD。其中，比较器1的输出控制D触发器，D触发器的输出信号Q1和Q2分别控制开关1、开关2。电容C主要通过开关1来采集比较器的失调电压VOFFSET，通过开关2将采集到的比较器失调电压VOFFSET传输到电压叠加电路中并与功率管开关节点信号端VX叠加产生新的信号VX+VOFFSET输入到比较器1＇中与GND比较产生功率管开关控制信号VZCD，信号VX+VOFFSET输入到比较器时，相当于抵消掉比较器失调电压VOFFSET。从而消除比较器失调电压对过零电流检测电路的影响。
-
-
-
-
-
-
-
-
-
Search Results
13
records
(took 0.02 seconds)
