一种低暗计数率CMOS SPAD光电器件

    公开(公告)号:CN108550592A

    公开(公告)日:2018-09-18

    申请号:CN201810281640.2

    申请日:2018-04-02

    Abstract: 本发明请求保护一种低暗计数率CMOS SPAD光电器件,在常规的P+/N-well型的SPAD结构基础上加入一层P阱层,P阱层位于P+层和N阱层的中间;于此同时,采用N阱间隙作为该结构的虚拟保护环,也就是在PN结的两侧加入N阱,如摘要附图所示。入射光射入器件在中心N阱处被吸收并产生光生载流子,PN结两侧所采用的是P阱层与N阱层,此时的雪崩结为P-well/N-well结,由于是轻掺杂雪崩结,耗尽区宽度变宽,减少了载流子带间隧穿的概率,从而降低了暗计数率。同时采用虚拟保护环抑制PN结的边缘击穿,虚拟保护的形成原理是相邻N阱之间存在横向扩散,从而在PN结出形成了n-的虚拟保护环。该结构从保护环以及耗尽区宽度两方面进行设计,降低器件的暗电流,从而降低其暗计数率。

    一种低暗计数率CMOS SPAD光电器件

    公开(公告)号:CN108550592B

    公开(公告)日:2020-08-04

    申请号:CN201810281640.2

    申请日:2018-04-02

    Abstract: 本发明请求保护一种低暗计数率CMOS SPAD光电器件,在常规的P+/N‑well型的SPAD结构基础上加入一层P阱层,P阱层位于P+层和N阱层的中间;于此同时,采用N阱间隙作为该结构的虚拟保护环,也就是在PN结的两侧加入N阱,如摘要附图所示。入射光射入器件在中心N阱处被吸收并产生光生载流子,PN结两侧所采用的是P阱层与N阱层,此时的雪崩结为P‑well/N‑well结,由于是轻掺杂雪崩结,耗尽区宽度变宽,减少了载流子带间隧穿的概率,从而降低了暗计数率。同时采用虚拟保护环抑制PN结的边缘击穿,虚拟保护的形成原理是相邻N阱之间存在横向扩散,从而在PN结出形成了n‑的虚拟保护环。该结构从保护环以及耗尽区宽度两方面进行设计,降低器件的暗电流,从而降低其暗计数率。

    一种基于深N阱结构的单光子雪崩二极管及其制作工艺

    公开(公告)号:CN106847960B

    公开(公告)日:2019-04-09

    申请号:CN201710058637.X

    申请日:2017-01-23

    Abstract: 本发明请求保护一种采用p+n阱型二极管结构,同时引进保护环与深n阱结构以提高单光子雪崩二极管光电探测效率;采用合适的光窗口面积和过偏压,以获得较高的光电探测效率;通过调节其他的工艺和结构参数,可对器件的光电探测效率进行进一步的优化设计。扩散n阱保护环宽度对雪崩击穿特性影响较大,保护环宽度在0.8‑1.5μm时,器件的击穿特性较好;确定好器件的探测效率和击穿电压后,通过对器件的参数进行进一步的优化设计,可以得到较好的频率响应特性。单光子雪崩二极管器件扩散n阱保护环宽度为1μm时,雪崩击穿电压为13.2V。窗口面积直径为20μm,过偏压为1V最大探测效率高达37%;窗口面积直径为10μm,过偏压为1V时最大探测效率高达52%,过偏压为2V时最大探测效率高达55%。

    一种基于深N阱结构的单光子雪崩二极管及其制作工艺

    公开(公告)号:CN106847960A

    公开(公告)日:2017-06-13

    申请号:CN201710058637.X

    申请日:2017-01-23

    CPC classification number: Y02P70/521 H01L31/107 H01L31/035236 H01L31/18

    Abstract: 本发明请求保护一种采用p+n阱型二极管结构,同时引进保护环与深n阱结构以提高单光子雪崩二极管光电探测效率;采用合适的光窗口面积和过偏压,以获得较高的光电探测效率;通过调节其他的工艺和结构参数,可对器件的光电探测效率进行进一步的优化设计。扩散n阱保护环宽度对雪崩击穿特性影响较大,保护环宽度在0.8‑1.5μm时,器件的击穿特性较好;确定好器件的探测效率和击穿电压后,通过对器件的参数进行进一步的优化设计,可以得到较好的频率响应特性。单光子雪崩二极管器件扩散n阱保护环宽度为1μm时,雪崩击穿电压为13.2V。窗口面积直径为20μm,过偏压为1V最大探测效率高达37%;窗口面积直径为10μm,过偏压为1V时最大探测效率高达52%,过偏压为2V时最大探测效率高达55%。

Patent Agency Ranking