-
公开(公告)号：CN104916586A
公开(公告)日：2015-09-16
申请号：CN201410379431.3
申请日：2014-08-04
Applicant: 株式会社东芝
IPC: H01L21/822
CPC classification number: H01L22/12 , G03F7/70433 , H01L22/20
Abstract: 本发明提供一种使制造成品率提高的半导体装置的制造方法。实施方式的半导体装置的制造方法为，多个半导体芯片区域的每个半导体芯片区域具有用于配置第1二极管的第1配置区域和用于配置第2二极管的第2配置区域，上述第1二极管具有第1导电型区域以及第2导电型区域，上述第2二极管具有金属膜以及与上述金属膜接触的半导体区域，该半导体装置的制造方法包括：准备能够将上述多个半导体芯片区域配置在面内的晶片基板的步骤；检测上述晶片基板是否存在缺陷，并取得上述缺陷的坐标信息的步骤；以及，根据上述坐标信息来决定上述半导体芯片区域内的上述第1配置区域以及上述第2配置区域的位置，以使得上述缺陷收容在上述第1配置区域中的步骤。
-
公开(公告)号：CN1395321A
公开(公告)日：2003-02-05
申请号：CN02126593.3
申请日：2002-06-25
Applicant: 株式会社东芝
Abstract: 一种半导体发光元件，在衬底上形成包括发光层的半导体多层膜，从衬底相反侧的面取出光，在半导体多层膜的光取出面侧表面设置多个锥体状突起物，该突起物的侧面与光取出面的交叉角度α设定为30度以上、70度以下。
-
公开(公告)号：CN105990456B
公开(公告)日：2019-12-20
申请号：CN201510556172.1
申请日：2015-09-02
Applicant: 株式会社东芝
IPC: H01L29/872 , H01L21/329 , H01L29/06 , H01L29/24
Abstract: 本发明的实施方式提供一种能够提高特性的半导体装置及其制造方法。实施方式的半导体装置包括：n型SiC衬底；n型SiC层，设置在SiC衬底上，具有第一表面，且n型杂质浓度比SiC衬底低；多个p型第一SiC区域，设置在SiC层的第一表面；多个p型第二SiC区域，设置在第一SiC区域的各者中，且p型杂质浓度比第一SiC区域高；多个硅化物层，设置在第二SiC区域的各者上，在第二SiC区域的相反侧具有第二表面，且SiC衬底到第二表面的距离与SiC衬底到第一表面的距离的差量为0.2μm以下；第一电极，与SiC层及硅化物层相接地进行设置；以及第二电极，与SiC衬底相接地进行设置。
-
公开(公告)号：CN105990456A
公开(公告)日：2016-10-05
申请号：CN201510556172.1
申请日：2015-09-02
Applicant: 株式会社东芝
IPC: H01L29/872 , H01L21/329 , H01L29/06 , H01L29/24
Abstract: 本发明的实施方式提供一种能够提高特性的半导体装置及其制造方法。实施方式的半导体装置包括：n型SiC衬底；n型SiC层，设置在SiC衬底上，具有第一表面，且n型杂质浓度比SiC衬底低；多个p型第一SiC区域，设置在SiC层的第一表面；多个p型第二SiC区域，设置在第一SiC区域的各者中，且p型杂质浓度比第一SiC区域高；多个硅化物层，设置在第二SiC区域的各者上，在第二SiC区域的相反侧具有第二表面，且SiC衬底到第二表面的距离与SiC衬底到第一表面的距离的差量为0.2μm以下；第一电极，与SiC层及硅化物层相接地进行设置；以及第二电极，与SiC衬底相接地进行设置。
-
公开(公告)号：CN104143501A
公开(公告)日：2014-11-12
申请号：CN201310737133.2
申请日：2013-12-26
Applicant: 株式会社东芝
IPC: H01L21/04 , H01L21/324
CPC classification number: H01L21/046 , H01L21/02115 , H01L21/02271 , H01L21/67017 , H01L21/67109
Abstract: 本发明的实施方式提供特性良好的半导体装置的制造方法以及制造装置。实施方式涉及的半导体装置的制造方法具备：对碳化硅基板注入杂质的工序；对所述碳化硅基板的一个面涂敷有机溶液的工序；通过在非氧化性气氛中对所述有机溶液进行加热，在所述碳化硅基板的所述一个面上以及另一个面上形成碳层的工序；和使所述杂质活化的工序。
-
Patent Agency Ranking
公开(公告)号：CN106531813B
公开(公告)日：2020-05-29
申请号：CN201610130543.4
申请日：2016-03-08
Applicant: 株式会社东芝
IPC: H01L29/872 , H01L29/06
Abstract: 本发明关于能够抑制逆向偏压时的元件破坏的半导体装置，具备：元件区域，是具有第一面与第二面的半导体层的一部分；终端区域，包围元件区域；第一电极，设置在第一面；第二电极，设置在第二面；第一导电型的第一半导体区域，设置在半导体层内且一部分与第一电极相接；第二导电型的第二半导体区域，设置在元件区域内的第一半导体区域与第一电极之间；第二导电型的第三半导体区域，设置在第二半导体区域与第一电极之间，与第一电极电连接，且第二导电型的杂质浓度高于第二半导体区域；及第二导电型的第四半导体区域，设置在终端区域内的第一半导体区域与第一面之间，与第一电极电连接，且与第二面之间的距离大于第二面与第二半导体区域的距离。
-
公开(公告)号：CN106531813A
公开(公告)日：2017-03-22
申请号：CN201610130543.4
申请日：2016-03-08
Applicant: 株式会社东芝
IPC: H01L29/872 , H01L29/06
Abstract: 本发明关于能够抑制逆向偏压时的元件破坏的半导体装置，具备：元件区域，是具有第一面与第二面的半导体层的一部分；终端区域，包围元件区域；第一电极，设置在第一面；第二电极，设置在第二面；第一导电型的第一半导体区域，设置在半导体层内且一部分与第一电极相接；第二导电型的第二半导体区域，设置在元件区域内的第一半导体区域与第一电极之间；第二导电型的第三半导体区域，设置在第二半导体区域与第一电极之间，与第一电极电连接，且第二导电型的杂质浓度高于第二半导体区域；及第二导电型的第四半导体区域，设置在终端区域内的第一半导体区域与第一面之间，与第一电极电连接，且与第二面之间的距离大于第二面与第二半导体区域的距离。
-
-
公开(公告)号：CN106531787A
公开(公告)日：2017-03-22
申请号：CN201610109489.5
申请日：2016-02-26
Applicant: 株式会社东芝
IPC: H01L29/739 , H01L29/78 , H01L29/417 , H01L21/28 , H01L21/331 , H01L21/336
CPC classification number: H01L29/1608 , H01L21/0485 , H01L29/0684 , H01L29/0865 , H01L29/0882 , H01L29/1095 , H01L29/407 , H01L29/45 , H01L29/66068 , H01L29/7395 , H01L29/7396 , H01L29/7811 , H01L29/7827 , H01L29/41708 , H01L29/41741 , H01L29/7398
Abstract: 本发明提供具有接触电阻小的电极的半导体装置及其制造方法。实施方式的半导体装置具备：碳化硅层；第1电极；绝缘膜，设置在碳化硅层与第1电极之间；第2电极，设置在碳化硅层的与第1电极相反的一侧，电连接于碳化硅层；第1导电型的第1碳化硅区域，设置在碳化硅层内的第1电极侧；第2导电型的第2碳化硅区域，设置在第1碳化硅区域内的第1电极侧；第1导电型的第3碳化硅区域，设置在第2碳化硅区域内的第1电极侧；第2导电型的第4碳化硅区域，设置在第2碳化硅区域内的第3碳化硅区域的第2电极侧；及第3电极，一端设置在比第3碳化硅区域更靠第1电极侧，另一端设置在比第3碳化硅区域更靠第4碳化硅区域侧，包含金属硅化物。
-
公开(公告)号：CN100364124C
公开(公告)日：2008-01-23
申请号：CN200510055949.2
申请日：2002-06-25
Applicant: 株式会社东芝
Abstract: 一种面发光型半导体发光元件，其特征在于包括：具有主面的衬底，在上述衬底的主面上形成的包括发光层的半导体多层膜，以及在上述半导体多层膜的与上述衬底相反侧的光取出面侧设置的、进行了粗糙化加工使其表面具有多个凹凸形状的反射防止膜，上述反射防止膜的各凹凸的顶部与底部的距离(凹凸高度)设定为200nm以上、且在上述发光层的发光波长以下。
-
-
-
-
-
-
-
-
-
Search Results
13
records
(took 0.027 seconds)
