公开(公告)号：CN103325843A

公开(公告)日：2013-09-25

申请号：CN201210315407.4

申请日：2012-08-30

Applicant: 株式会社东芝

Inventor： 森塚宏平

IPC: H01L29/80 ,  H01L29/808 ,  H01L21/337

CPC classification number: H01L29/66068 ,  H01L29/1058 ,  H01L29/1066 ,  H01L29/1608 ,  H01L29/8083 ,  H01L29/872

Abstract: 本发明提供一种结型场效应晶体管及其制造方法，包括第1导电型的半导体基板、第1导电型的漂移层、第2导电型的栅区、第1导电型的沟道层、第1导电型的源区、源电极、漏电极、第2导电型的栅极接触层和栅电极。所述第1导电型的漂移层设置在所述第1导电型的半导体基板的第1主面。所述第2导电型的栅区设置在所述第1导电型的漂移层的表面。所述第1导电型的沟道层设置在所述第1导电型的漂移层和所述第2导电型的栅区的上方。所述第1导电型的源区在所述第1导电型的沟道层表面上与所述第2导电型的栅区相向设置。

公开(公告)号：CN104934473B

公开(公告)日：2019-04-16

申请号：CN201410379777.3

申请日：2014-08-04

Applicant: 株式会社东芝

Inventor： 森塚宏平

IPC: H01L29/78

Abstract: 本发明提供一种导通损失较少、元件特性不易劣化的半导体装置。实施方式的半导体装置具备：第1电极；第2电极；第1导电型的第1半导体区域，设在第1电极与第2电极之间；第1导电型的第2半导体区域，设在第1半导体区域与第1电极之间，杂质浓度比第1半导体区域高；第2导电型的第3半导体区域，设在第1半导体区域与第2电极之间；第2导电型的第5半导体区域，设在第1半导体区域与第2电极之间；第1导电型的第4半导体区域，设在第3半导体区域与第2电极之间、以及第5半导体区域与第2电极之间，杂质浓度比第1半导体区域高；第3电极，经由第1绝缘膜接触在第1半导体区域、第3半导体区域及第4半导体区域上；第2绝缘膜，接触在第1半导体区域、第5半导体区域及第4半导体区域上。

公开(公告)号：CN104282732B

公开(公告)日：2017-06-27

申请号：CN201310722050.6

申请日：2013-12-24

Applicant: 株式会社东芝

Inventor： 堀阳一 ,  野田隆夫 ,  森塚宏平 ,  尾原亮一

IPC: H01L29/06 ,  H01L29/872 ,  H01L29/417

CPC classification number: H01L29/872 ,  H01L29/0603 ,  H01L29/0615 ,  H01L29/0619 ,  H01L29/0692 ,  H01L29/1608 ,  H01L29/66037 ,  H01L29/6606

Abstract: 半导体装置包括第一至第五半导体区域、第一电极及第二电极。第一半导体区域具有第一导电型，与第一半导体区域肖特基接合。第二半导体区域具有第二导电型，设置于第一半导体区域与第一电极之间。第三半导体区域具有第二导电型，设置于第一半导体区域与第一电极之间。第三半导体区域与第一电极欧姆接合。第四半导体区域具有第一导电型，设置于第一半导体区域与第三半导体区域之间。第四半导体区域具有比第一半导体区域的杂质浓度高的杂质浓度。第五半导体区域具有第二导电型，设置于第三半导体区域与第一电极之间。第五半导体区域具有比第三半导体区域的杂质浓度高的杂质浓度。第二电极设置于第一半导体区域的与第一电极相反的一侧。

公开(公告)号：CN1574388A

公开(公告)日：2005-02-02

申请号：CN200410047237.1

申请日：2004-05-28

Applicant: 株式会社东芝

Inventor： 杉山亨 ,  野津哲郎 ,  森塚宏平

IPC: H01L29/737 ,  H01L29/73 ,  H01L29/205 ,  H01L29/78

CPC classification number: H01L29/1004 ,  H01L29/0817 ,  H01L29/7371

Abstract: 本发明提供一种适用于高频放大器的半导体器件，具有：由n型GaAs层构成的集电极接触层、由形成在上述集电极接触层上的n型GaAs层构成的第1集电极层、由形成在上述第1集电极层上的p型GaAs层构成的第2集电极层、由形成在上述第2集电极层上的n型InGaP层构成的第3集电极层、由形成在上述第3集电极层上，杂质浓度比上述第3集电极层高的n型InGaP层构成的第4集电极层、由形成在上述第4集电极层上的n型GaAs层构成的第5集电极层、由形成在上述第5集电极层上的p型GaAs层构成的基极层以及由形成在上述基极层上的n型InGaP层构成的发射极层。

公开(公告)号：CN104934473A

公开(公告)日：2015-09-23

申请号：CN201410379777.3

申请日：2014-08-04

Applicant: 株式会社东芝

Inventor： 森塚宏平

IPC: H01L29/78

CPC classification number: H01L29/7802 ,  H01L29/0696 ,  H01L29/086 ,  H01L29/0878 ,  H01L29/1041 ,  H01L29/1095 ,  H01L29/1608 ,  H01L29/7813

Abstract: 本发明提供一种导通损失较少、元件特性不易劣化的半导体装置。实施方式的半导体装置具备：第1电极；第2电极；第1导电型的第1半导体区域，设在第1电极与第2电极之间；第1导电型的第2半导体区域，设在第1半导体区域与第1电极之间，杂质浓度比第1半导体区域高；第2导电型的第3半导体区域，设在第1半导体区域与第2电极之间；第2导电型的第5半导体区域，设在第1半导体区域与第2电极之间；第1导电型的第4半导体区域，设在第3半导体区域与第2电极之间、以及第5半导体区域与第2电极之间，杂质浓度比第1半导体区域高；第3电极，经由第1绝缘膜接触在第1半导体区域、第3半导体区域及第4半导体区域上；第2绝缘膜，接触在第1半导体区域、第5半导体区域及第4半导体区域上。

公开(公告)号：CN104282732A

公开(公告)日：2015-01-14

申请号：CN201310722050.6

申请日：2013-12-24

Applicant: 株式会社东芝

Inventor： 堀阳一 ,  野田隆夫 ,  森塚宏平 ,  尾原亮一

IPC: H01L29/06 ,  H01L29/872 ,  H01L29/417

CPC classification number: H01L29/872 ,  H01L29/0603 ,  H01L29/0615 ,  H01L29/0619 ,  H01L29/0692 ,  H01L29/1608 ,  H01L29/66037 ,  H01L29/6606

Abstract: 半导体装置包括第一至第五半导体区域、第一电极及第二电极。第一半导体区域具有第一导电型，与第一半导体区域肖特基接合。第二半导体区域具有第二导电型，设置于第一半导体区域与第一电极之间。第三半导体区域具有第二导电型，设置于第一半导体区域与第一电极之间。第三半导体区域与第一电极欧姆接合。第四半导体区域具有第一导电型，设置于第一半导体区域与第三半导体区域之间。第四半导体区域具有比第一半导体区域的杂质浓度高的杂质浓度。第五半导体区域具有第二导电型，设置于第三半导体区域与第一电极之间。第五半导体区域具有比第三半导体区域的杂质浓度高的杂质浓度。第二电极设置于第一半导体区域的与第一电极相反的一侧。

公开(公告)号：CN106531787A

公开(公告)日：2017-03-22

申请号：CN201610109489.5

申请日：2016-02-26

Applicant: 株式会社东芝

Inventor： 河野洋志 ,  森塚宏平 ,  堀阳一 ,  山下敦子 ,  新田智洋

IPC: H01L29/739 ,  H01L29/78 ,  H01L29/417 ,  H01L21/28 ,  H01L21/331 ,  H01L21/336

CPC classification number: H01L29/1608 ,  H01L21/0485 ,  H01L29/0684 ,  H01L29/0865 ,  H01L29/0882 ,  H01L29/1095 ,  H01L29/407 ,  H01L29/45 ,  H01L29/66068 ,  H01L29/7395 ,  H01L29/7396 ,  H01L29/7811 ,  H01L29/7827 ,  H01L29/41708 ,  H01L29/41741 ,  H01L29/7398

Abstract: 本发明提供具有接触电阻小的电极的半导体装置及其制造方法。实施方式的半导体装置具备：碳化硅层；第1电极；绝缘膜，设置在碳化硅层与第1电极之间；第2电极，设置在碳化硅层的与第1电极相反的一侧，电连接于碳化硅层；第1导电型的第1碳化硅区域，设置在碳化硅层内的第1电极侧；第2导电型的第2碳化硅区域，设置在第1碳化硅区域内的第1电极侧；第1导电型的第3碳化硅区域，设置在第2碳化硅区域内的第1电极侧；第2导电型的第4碳化硅区域，设置在第2碳化硅区域内的第3碳化硅区域的第2电极侧；及第3电极，一端设置在比第3碳化硅区域更靠第1电极侧，另一端设置在比第3碳化硅区域更靠第4碳化硅区域侧，包含金属硅化物。

公开(公告)号：CN104465792A

公开(公告)日：2015-03-25

申请号：CN201410063274.5

申请日：2014-02-25

Applicant: 株式会社东芝

Inventor： 森塚宏平

IPC: H01L29/861 ,  H01L29/868 ,  H01L29/06

CPC classification number: H01L29/0649 ,  H01L29/0619 ,  H01L29/1608 ,  H01L29/868

Abstract: 一种半导体装置，具备：第一电极；第二电极；第一导电型的第一半导体层，设置于上述第一电极与上述第二电极之间，具有硅碳化物；第一导电型的第二半导体层，设置于上述第一半导体层与上述第二电极之间，杂质浓度比上述第一半导体层低，具有硅碳化物；第二导电型的第三半导体层，设置于上述第二半导体层与上述第二电极之间，具有硅碳化物；以及多个绝缘层，设置于上述第三半导体层与上述第二电极之间。

公开(公告)号：CN103681626A

公开(公告)日：2014-03-26

申请号：CN201310070471.5

申请日：2013-03-06

Applicant: 株式会社东芝

Inventor： 崎山阳子 ,  森塚宏平

IPC: H01L23/552

CPC classification number: H01L29/7394 ,  H01L23/552 ,  H01L24/48 ,  H01L25/072 ,  H01L27/1211 ,  H01L2224/48091 ,  H01L2224/48137 ,  H01L2224/48227 ,  H01L2924/00014 ,  H01L2924/1203 ,  H01L2924/1305 ,  H01L2924/13055 ,  H01L2924/13091 ,  H01L2924/30107 ,  H01L2924/3011 ,  H01L2924/00 ,  H01L2224/45099 ,  H01L2224/45015 ,  H01L2924/207

Abstract: 本发明提供半导体器件，具备多个第1平板，该第1平板包含吸收高频电磁波的材料。第1平板之中的任一个配置在第1连接布线及第2连接布线的上方。