公开(公告)号：CN103227176A

公开(公告)日：2013-07-31

申请号：CN201310035390.1

申请日：2013-01-30

Applicant: 株式会社东芝

Inventor： 木下繁 ,  伊藤祥代 ,  梅泽裕介

IPC: H01L27/115 ,  H01L21/8247

CPC classification number: H01L21/768 ,  H01L21/28273 ,  H01L21/764 ,  H01L21/7682 ,  H01L27/11521 ,  H01L29/66825 ,  H01L29/788 ,  H01L29/7881

Abstract: 本发明提供半导体装置及其制造方法。根据一个实施方式，半导体装置具备含有硅的基板、设置在上述基板的上方的多个配线、以及设置在上述多个配线的各自的上面且具有比上述多个配线的宽度尺寸长的宽度尺寸的多个空隙控制部。并且，在邻接的上述多个配线彼此之间分别设置有空隙，上述空隙的顶部设置在邻接的上述多个空隙控制部彼此之间、且上述多个空隙控制部的下表面位置和上表面位置之间。

公开(公告)号：CN1670953A

公开(公告)日：2005-09-21

申请号：CN200510005674.1

申请日：2005-01-17

Applicant: 株式会社东芝

Inventor： 中村直文 ,  松永范昭 ,  伊藤祥代 ,  莲沼正彦 ,  西冈岳

IPC: H01L23/52 ,  H01L27/10 ,  H01L21/00

CPC classification number: H01L23/564 ,  H01L23/522 ,  H01L23/585 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 一种半导体装置包括设置在半导体基片上的第一绝缘层。第一绝缘层包括基本由具有相对介电常数小于3的材料构成的一薄层。第一绝缘层包括由孔塞和导线构成的第一整体的结构。导线的上表面与第一绝缘层的上表面齐平，而孔塞的下表面则与第一绝缘层的下表面齐平。区域保护部件由孔塞和导线构成的第二整体的结构形成。第二整体结构从第一绝缘层的上表面延伸到第一绝缘层的下表面。区域保护部件包围着在水平平面上的边界区分隔的第一到第n区(n是自然数2或更大)中一个区。

公开(公告)号：CN1306591C

公开(公告)日：2007-03-21

申请号：CN200510053695.0

申请日：2005-03-10

Applicant: 株式会社东芝

Inventor： 伊藤祥代 ,  莲沼正彦

IPC: H01L21/768 ,  H01L23/52

CPC classification number: H01L21/76835 ,  H01L21/76807 ,  H01L23/5226 ,  H01L23/53238 ,  H01L23/5329 ,  H01L23/53295 ,  H01L2221/1036 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 本发明提供了一种半导体器件，包括：形成在半导体衬底上第一绝缘层，该第一绝缘层包括第一绝缘材料、第二绝缘材料和孔，其中第一绝缘材料的相对介电常数是3或更小，第一绝缘材料的杨氏模量是10GPa或更小，第一绝缘材料的线性膨胀系数大于30×10-6℃-1，以及第二绝缘材料的线性膨胀系数是30×10-6℃-1或更小；以及形成在第一绝缘层上的第二绝缘层，该第二绝缘层具有连接到所述孔的沟槽，其中与所述孔相距6μm内的第一绝缘层的线性膨胀系数α是30×10-6℃-1或更小，其中：vi和αi是第i种绝缘材料的体积比和线性膨胀系数。

公开(公告)号：CN1261998C

公开(公告)日：2006-06-28

申请号：CN03156516.6

申请日：2003-09-03

Applicant: 株式会社东芝

Inventor： 莲沼正彦 ,  伊藤祥代

IPC: H01L21/768 ,  H01L21/00 ,  H01L23/52

CPC classification number: H01L23/585 ,  H01L21/76807 ,  H01L21/76832 ,  H01L21/76834 ,  H01L23/3677 ,  H01L23/522 ,  H01L23/5283 ,  H01L23/53238 ,  H01L23/5329 ,  H01L23/53295 ,  H01L23/562 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 本发明提供因可以实现导电部分对由在低相对介电系数膜内发生的热应力引起的负载的耐久性的提高而提高了可靠性的半导体器件。具体解决方案是：在硅衬底1上边2层叠层起来设置的低相对介电系数在3.4以下的低相对介电系数膜4的每一者的下层，设置杨氏模量在30GPa以上的SiCN膜3。在各个低相对介电系数膜4的内部设置Cu导电层14、26。在Cu导电层14、26上电连上Cu导电插针15、27，构成通电路径。此外，在Cu导电层14、26上，还设置Cu增强插针16、28使之在连接到这些Cu导电层14、26上的同时，还贯通在各个低相对介电系数膜4的每一者的下侧的SiCN膜。各个Cu增强插针16、28，通过势垒金属膜9、21实质上连接到SiCN膜3上。

公开(公告)号：CN104064523A

公开(公告)日：2014-09-24

申请号：CN201410088960.8

申请日：2014-03-12

Applicant: 株式会社东芝

Inventor： 伊藤祥代

IPC: H01L21/8247 ,  H01L27/115

CPC classification number: H01L29/42324 ,  H01L21/764 ,  H01L27/11524 ,  H01L29/7881

Abstract: 本发明提供半导体装置以及半导体装置的制造方法。根据一个实施方式，半导体装置具备存储单元、伪栅极和层间绝缘膜。上述存储单元具备在半导体基板上相互隔开间隔而排列的多个字线和在上述排列的端部在与上述字线之间隔开间隔设置的选择晶体管。上述伪栅极构成为宽度尺寸比上述字线的在上述排列方向上的宽度尺寸大，且设置在上述字线的端部与上述选择晶体管之间。上述层间绝缘膜设置在包含上述字线、上述伪栅极以及上述选择晶体管的区域上方、与相邻的各字线、上述伪栅极以及上述选择晶体管之间，在相邻的上述字线之间具有空洞。

公开(公告)号：CN1893059A

公开(公告)日：2007-01-10

申请号：CN200610101719.X

申请日：2006-07-07

Applicant: 株式会社东芝

Inventor： 莲沼正彦 ,  伊藤祥代

IPC: H01L23/522 ,  H01L27/00

CPC classification number: H01L21/76816 ,  H01L21/76807 ,  H01L21/76832 ,  H01L23/522 ,  H01L23/53238 ,  H01L23/53295 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 公开了一种半导体器件，包括：多个层间介电膜，层叠并设置在衬底上方的多个层中；至少一个第一导体，设置在所述层叠层间介电膜的至少一个层间介电膜中；以及多个第二导体，设置在其中设置有所述第一导体的所述层间介电膜中，并被连接至所述第一导体的下表面，以及以这样的方式沿从所述第一导体向下的方向延伸并沿第一方向和垂直于所述第一方向的第二方向进一步延伸，以便互相间隔，从而形成网格形状。

公开(公告)号：CN1293622C

公开(公告)日：2007-01-03

申请号：CN02156814.6

申请日：2002-12-13

Applicant: 株式会社东芝

Inventor： 伊藤祥代 ,  莲沼正彦 ,  川之上孝

IPC: H01L21/768 ,  H01L21/314 ,  H01L21/3205

Abstract: 一种半导体器件，包括：已形成了元件的半导体衬底；在上述半导体衬底上形成的具有3以下的介电系数的低介电系数绝缘膜；已埋入到上述低介电系数绝缘膜中的插针和布线，和在上述低介电系数绝缘膜和上述插针之间接连到上述插针的侧面上形成的杨氏模量15GPa以上的高杨氏模量绝缘膜。

公开(公告)号：CN100440502C

公开(公告)日：2008-12-03

申请号：CN200510005674.1

申请日：2005-01-17

Applicant: 株式会社东芝

Inventor： 中村直文 ,  松永范昭 ,  伊藤祥代 ,  莲沼正彦 ,  西冈岳

IPC: H01L23/52 ,  H01L27/10 ,  H01L21/00

CPC classification number: H01L23/564 ,  H01L23/522 ,  H01L23/585 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 一种半导体装置包括设置在半导体基片上的第一绝缘层。第一绝缘层包括基本由具有相对介电常数小于3的材料构成的一薄层。第一绝缘层包括由孔塞和导线构成的第一整体的结构。导线的上表面与第一绝缘层的上表面齐平，而孔塞的下表面则与第一绝缘层的下表面齐平。区域保护部件由孔塞和导线构成的第二整体的结构形成。第二整体结构从第一绝缘层的上表面延伸到第一绝缘层的下表面。区域保护部件包围着在水平平面上的边界区分隔的第一到第n区(n是自然数2或更大)中一个区。

公开(公告)号：CN1264198C

公开(公告)日：2006-07-12

申请号：CN03147531.0

申请日：2003-07-09

Applicant: 株式会社东芝

Inventor： 伊藤祥代 ,  伊藤正光 ,  莲沼正彦

IPC: H01L21/027 ,  G03F7/09

CPC classification number: G03F1/32

Abstract: 由基板；基板上选择性形成的半透明膜；以及半透明膜上选择性形成的遮光膜构成的光掩模，将基板、半透明膜和遮光膜各自的杨氏系数(MPa)设为E0、E1、E2，各自的厚度(m)设为d0、d1、d2，半透明膜和遮光膜在室温的各自内应力(MPa)设为s1和s2，在没有形成遮光膜的区域的半透明膜被覆率设为h，假设系数k1到k4分别为k1＝1.3×10-8，k2＝-9.5×10-2，k3＝6.0×10-7，k4＝-5.2×10-2，则满足：见式的条件。

公开(公告)号：CN1487581A

公开(公告)日：2004-04-07

申请号：CN03156516.6

申请日：2003-09-03

Applicant: 株式会社东芝

Inventor： 莲沼正彦 ,  伊藤祥代

IPC: H01L21/768 ,  H01L21/00 ,  H01L23/52

CPC classification number: H01L23/585 ,  H01L21/76807 ,  H01L21/76832 ,  H01L21/76834 ,  H01L23/3677 ,  H01L23/522 ,  H01L23/5283 ,  H01L23/53238 ,  H01L23/5329 ,  H01L23/53295 ,  H01L23/562 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 本发明提供因可以实现导电部分对由在低相对介电系数膜内发生的热应力引起的负载的耐久性的提高而提高了可靠性的半导体器件。具体解决方案是：在硅衬底1上边2层叠层起来设置的低相对介电系数在3.4以下的低相对介电系数膜4的每一者的下层，设置杨氏模量在30GPa以上的SiCN膜3。在各个低相对介电系数膜4的内部设置Cu导电层14、26。在Cu导电层14、26上电连上Cu导电插针15、27，构成通电路径。此外，在Cu导电层14、26上，还设置Cu增强插针16、28使之在连接到这些Cu导电层14、26上的同时，还贯通在各个低相对介电系数膜4的每一者的下侧的SiCN膜。各个Cu增强插针16、28，通过势垒金属膜9、21实质上连接到SiCN膜3上。