公开(公告)号：CN1176282A

公开(公告)日：1998-03-18

申请号：CN97117849.6

申请日：1997-06-26

Applicant: 富士通株式会社 ,  三井金属矿业株式会社

Inventor： 岸井贞浩 ,  中村亘 ,  有本由弘 ,  畑田明良 ,  铃木邻太郎 ,  植田成生 ,  健三

IPC: C09K3/14 ,  C25C1/06 ,  C25B11/16 ,  H01L21/304

CPC classification number: C09G1/02 ,  C01G45/02 ,  C01P2004/51 ,  C01P2004/61 ,  C01P2006/80 ,  C01P2006/90 ,  H01L21/31053 ,  H01L21/3212

Abstract: 一种研磨浆包括磨料颗粒和用来分散磨料颗粒的溶剂。其中磨料颗粒具有选自Mn2O3,Mn3O4及其混合物的组分。此外,还公开了在化学机械抛光工艺中利用研磨浆制造半导体器件的方法。

公开(公告)号：CN101277880A

公开(公告)日：2008-10-01

申请号：CN200580051754.9

申请日：2005-10-04

Applicant: 富士通株式会社

Inventor： 永井孝一 ,  中村亘

IPC: B65G1/137

CPC classification number: G06Q10/08 ,  G06Q10/087 ,  G06Q50/30

Abstract: 一种物品管理系统，其特征在于，包括：IC标签；多个IC读卡机，用于电子地检测该IC标签；以及监视控制部，响应所述IC标签的移动而通过所述多个IC读卡机依次检测出所述IC标签的位置，判定由所述依次被检测出的位置表示的移动路径是否为正常的路径，并在所述判定的结果不是正常的路径时发出警报。

公开(公告)号：CN1714453A

公开(公告)日：2005-12-28

申请号：CN03825629.0

申请日：2003-06-06

Applicant: 富士通株式会社

Inventor： 堀井义正 ,  中林正明 ,  仓泽正树 ,  中村亘 ,  高井一章 ,  能代英之 ,  梅宫茂良

IPC: H01L27/105 ,  H01L27/04

CPC classification number: H01L27/11507 ,  H01L27/11502

Abstract: 本发明提供一种半导体器件的制造方法，该制造方法在制造具有用强电介质电容器的存储器的半导体器件的场合，既能通过控制强电介质膜的取向性维持该强电介质膜的良好的强电介质特性，又能使该强电介质膜的膜中杂质和膜中的结晶缺陷减少的半导体器件。因此由形成第1强电介质层的第1成膜工序和在上述第1强电介质层的上面形成第2强电介质层的第2成膜工序组成，上述第1成膜工序中的成膜温度大于等于600℃。

公开(公告)号：CN101322241A

公开(公告)日：2008-12-10

申请号：CN200580052180.7

申请日：2005-11-29

Applicant: 富士通株式会社

Inventor： 王文生 ,  中村亘

IPC: H01L21/8246 ,  H01L27/105

CPC classification number: H01L21/02107 ,  H01L27/11507 ,  H01L28/57 ,  H01L28/65

Abstract: 获得一种具有即使进行微细化处理，其漏电流小且工序劣化程度小的铁电电容器的半导体器件。所述半导体器件具有：半导体衬底，半导体元件，其形成在半导体衬底上，绝缘膜，其覆盖半导体元件，并形成在半导体衬底上方，下部绝缘性氢扩散防止膜，其形成在绝缘膜上方，并具有阻挡氢、水分的能力，导电紧贴膜，其形成在绝缘性氢扩散防止膜上方，铁电电容器，其具有下部电极、铁电膜及上部电极，其中，下部电极形成在导电紧贴膜上方，铁电膜形成在下部电极上且俯视观察时位于下部电极内，上部电极形成在铁电膜上且俯视时位于铁电膜内，而且，导电紧贴膜具有提高铁电电容器的下部电极的紧贴特性且降低铁电电容器的漏电流的功能。

公开(公告)号：CN1649159A

公开(公告)日：2005-08-03

申请号：CN200510006845.2

申请日：2005-01-28

Applicant: 富士通株式会社

Inventor： 中村亘 ,  高井一章

IPC: H01L27/105 ,  H01L21/8239 ,  H01L21/316

Abstract: 本发明提供半导体器件及其制造方法。在形成底部电极之后，在其上形成第一铁电膜。然后，使第一铁电膜结晶。随后，在第一铁电膜上形成第二铁电膜。接着，在第二铁电膜上形成顶部电极膜，并且使第二铁电膜结晶，使得能够在保持反向极化电荷在较高水平下的同时减少漏电流。

公开(公告)号：CN100420024C

公开(公告)日：2008-09-17

申请号：CN03825629.0

申请日：2003-06-06

Applicant: 富士通株式会社

Inventor： 堀井义正 ,  中林正明 ,  仓泽正树 ,  中村亘 ,  高井一章 ,  能代英之 ,  梅宫茂良

IPC: H01L27/105 ,  H01L27/04

CPC classification number: H01L27/11507 ,  H01L27/11502

Abstract: 本发明提供一种半导体器件的制造方法，该制造方法在制造具有用强电介质电容器的存储器的半导体器件的场合，既能通过控制强电介质膜的取向性维持该强电介质膜的良好的强电介质特性，又能使该强电介质膜的膜中杂质和膜中的结晶缺陷减少的半导体器件。因此由形成第1强电介质层的第1成膜工序和在上述第1强电介质层的上面形成第2强电介质层的第2成膜工序组成，上述第1成膜工序中的成膜温度大于等于600℃。

公开(公告)号：CN1835239A

公开(公告)日：2006-09-20

申请号：CN200510091427.8

申请日：2005-08-11

Applicant: 富士通株式会社

Inventor： 中村亘

IPC: H01L27/105 ,  H01L21/8239

CPC classification number: H01L28/65 ,  H01L27/11507 ,  H01L28/57

Abstract: 本发明提供一种半导体器件及其制造方法。在形成铁电电容器之后，在铁电电容器的上电极上形成由Ti或Ir制成的覆盖膜。随后，形成覆盖铁电电容器的氧化铝膜作为保护膜。此外，通过溅射方法形成覆盖铁电电容器的SiO2膜，其中氧化铝膜位于铁电电容器与SiO2膜之间。在形成层间绝缘膜之后，分别形成抵达覆盖膜和下电极的孔，并且在孔中形成由Ti或TiN制成的阻挡金属膜和W膜。

公开(公告)号：CN1193422C

公开(公告)日：2005-03-16

申请号：CN01143719.7

申请日：2001-12-18

Applicant: 富士通株式会社

Inventor： 格伦·福克斯 ,  储钒 ,  布莱恩·伊斯泰普 ,  高松知广 ,  堀井义正 ,  中村亘

IPC: H01L21/8242 ,  G11C11/22

CPC classification number: H01L28/56 ,  H01L21/02197 ,  H01L21/02266 ,  H01L21/31691 ,  Y10S438/957

Abstract: 一种集成电路的铁电电容器元件的制造方法，包括以下步骤：淀积导电的底部电极层；淀积铁电电介质材料层；在525-600℃之间的温度下对铁电电介质材料层进行第一次退火以形成钙钛矿相，该第一次退火是在包含氧气的气氛中进行的快速热退火，其中氧气分压小于一个大气压的10%；淀积导电的顶部电极层；以及在700-750℃之间的温度下对铁电电介质材料层进行第二次退火，把铁电电介质材料层变成具有柱状结构的晶粒，该第二次退火是在包含氧气的气氛中进行的快速热退火，其中氧气分压小于一个大气压的5%，且该第二次退火在淀积导电的顶部电极层的步骤之后进行。

公开(公告)号：CN1371124A

公开(公告)日：2002-09-25

申请号：CN01143719.7

申请日：2001-12-18

Applicant: 富士通株式会社

Inventor： 格伦·福克斯 ,  储钒 ,  布莱恩·伊斯泰普 ,  高松知广 ,  堀井义正 ,  中村亘

IPC: H01L21/70 ,  H01L21/28 ,  H01L21/324 ,  H01L27/10 ,  G11C11/22

CPC classification number: H01L28/56 ,  H01L21/02197 ,  H01L21/02266 ,  H01L21/31691 ,  Y10S438/957

Abstract: 一种集成电路的铁电电容器元件的制造工艺,其中包括下列步骤:淀积导电的底部电极层,此底部电极层优选由贵金属制成;用铁电电介质材料层覆盖底部电极层;在淀积包含贵金属氧化物的第二电极层之前,对铁电电介质进行第一次退火;在淀积导电的顶部电极层之后,对铁电电介质材料层进行退火,并对顶部电极层进行第二次退火。第一次和第二次退火是快速热退火。

公开(公告)号：CN101253621A

公开(公告)日：2008-08-27

申请号：CN200580051451.7

申请日：2005-09-01

Applicant: 富士通株式会社

Inventor： 中村亘

IPC: H01L21/8246 ,  H01L27/105

CPC classification number: H01L27/11502 ,  H01L27/11507

Abstract: 提供一种能够提高电容器电介质膜的取向性的半导体器件及其制造方法。半导体器件的制造方法，包括：在硅衬底(1)上形成绝缘膜(15)的工序；在绝缘膜(15)上形成第一导电膜(21)的工序；在第一导电膜(21)上形成铝结晶层(20)的工序；在铝结晶层(20)上形成含有Pb(ZrxTi1－x)O3(其中，0≤x≤1)的铁电膜(22)的工序；通过对第一导电膜(21)、铁电膜(22)及第二导电膜(23)进行图案成形，形成电容器Q的工序，所述电容器Q是依次层叠下部电极(21a)、电容器电介质膜(22a)及上部电极(23a)而成的。