公开(公告)号：CN1714453A

公开(公告)日：2005-12-28

申请号：CN03825629.0

申请日：2003-06-06

Applicant: 富士通株式会社

Inventor： 堀井义正 ,  中林正明 ,  仓泽正树 ,  中村亘 ,  高井一章 ,  能代英之 ,  梅宫茂良

IPC: H01L27/105 ,  H01L27/04

CPC classification number: H01L27/11507 ,  H01L27/11502

Abstract: 本发明提供一种半导体器件的制造方法，该制造方法在制造具有用强电介质电容器的存储器的半导体器件的场合，既能通过控制强电介质膜的取向性维持该强电介质膜的良好的强电介质特性，又能使该强电介质膜的膜中杂质和膜中的结晶缺陷减少的半导体器件。因此由形成第1强电介质层的第1成膜工序和在上述第1强电介质层的上面形成第2强电介质层的第2成膜工序组成，上述第1成膜工序中的成膜温度大于等于600℃。

公开(公告)号：CN100420024C

公开(公告)日：2008-09-17

申请号：CN03825629.0

申请日：2003-06-06

Applicant: 富士通株式会社

Inventor： 堀井义正 ,  中林正明 ,  仓泽正树 ,  中村亘 ,  高井一章 ,  能代英之 ,  梅宫茂良

IPC: H01L27/105 ,  H01L27/04

CPC classification number: H01L27/11507 ,  H01L27/11502

Abstract: 本发明提供一种半导体器件的制造方法，该制造方法在制造具有用强电介质电容器的存储器的半导体器件的场合，既能通过控制强电介质膜的取向性维持该强电介质膜的良好的强电介质特性，又能使该强电介质膜的膜中杂质和膜中的结晶缺陷减少的半导体器件。因此由形成第1强电介质层的第1成膜工序和在上述第1强电介质层的上面形成第2强电介质层的第2成膜工序组成，上述第1成膜工序中的成膜温度大于等于600℃。

公开(公告)号：CN1193422C

公开(公告)日：2005-03-16

申请号：CN01143719.7

申请日：2001-12-18

Applicant: 富士通株式会社

Inventor： 格伦·福克斯 ,  储钒 ,  布莱恩·伊斯泰普 ,  高松知广 ,  堀井义正 ,  中村亘

IPC: H01L21/8242 ,  G11C11/22

CPC classification number: H01L28/56 ,  H01L21/02197 ,  H01L21/02266 ,  H01L21/31691 ,  Y10S438/957

Abstract: 一种集成电路的铁电电容器元件的制造方法，包括以下步骤：淀积导电的底部电极层；淀积铁电电介质材料层；在525-600℃之间的温度下对铁电电介质材料层进行第一次退火以形成钙钛矿相，该第一次退火是在包含氧气的气氛中进行的快速热退火，其中氧气分压小于一个大气压的10%；淀积导电的顶部电极层；以及在700-750℃之间的温度下对铁电电介质材料层进行第二次退火，把铁电电介质材料层变成具有柱状结构的晶粒，该第二次退火是在包含氧气的气氛中进行的快速热退火，其中氧气分压小于一个大气压的5%，且该第二次退火在淀积导电的顶部电极层的步骤之后进行。

公开(公告)号：CN1371124A

公开(公告)日：2002-09-25

申请号：CN01143719.7

申请日：2001-12-18

Applicant: 富士通株式会社

Inventor： 格伦·福克斯 ,  储钒 ,  布莱恩·伊斯泰普 ,  高松知广 ,  堀井义正 ,  中村亘

IPC: H01L21/70 ,  H01L21/28 ,  H01L21/324 ,  H01L27/10 ,  G11C11/22

CPC classification number: H01L28/56 ,  H01L21/02197 ,  H01L21/02266 ,  H01L21/31691 ,  Y10S438/957

Abstract: 一种集成电路的铁电电容器元件的制造工艺,其中包括下列步骤:淀积导电的底部电极层,此底部电极层优选由贵金属制成;用铁电电介质材料层覆盖底部电极层;在淀积包含贵金属氧化物的第二电极层之前,对铁电电介质进行第一次退火;在淀积导电的顶部电极层之后,对铁电电介质材料层进行退火,并对顶部电极层进行第二次退火。第一次和第二次退火是快速热退火。