公开(公告)号：CN108735687A

公开(公告)日：2018-11-02

申请号：CN201810213052.5

申请日：2018-03-15

Applicant: 谷歌有限责任公司

Inventor： 刘红 ,  浦田良平 ,  权云成 ,  特克久·康

IPC: H01L23/31 ,  H01L25/07 ,  H01L25/16

CPC classification number: G02B6/428 ,  G02B6/4232 ,  G02B6/4279 ,  H01L23/147 ,  H01L23/15 ,  H01L23/49822 ,  H01L23/49827 ,  H01L23/49838 ,  H01L24/17 ,  H01L24/81 ,  H01L25/167 ,  H01L2224/16145 ,  H01L2224/16225 ,  H01L2924/1426 ,  H05K1/0274 ,  H05K1/144 ,  H05K1/181 ,  H05K1/183 ,  H05K3/3436 ,  H05K3/4688 ,  H05K2201/042 ,  H05K2201/09036 ,  H05K2201/09845 ,  H05K2201/10121 ,  H05K2201/10378 ,  H05K2201/10515 ,  H05K2201/10674 ,  H05K2201/10734 ,  H05K2201/10962

Abstract: 本申请涉及用于高数据速率的硅光子IC的集成。高速应用中的信号完整性是取决于基础设备性能和电子封装方法的。使用导线接合的成熟的板上芯片封装(COB)封装技术使其成为高速光学收发器的大规模生产的成本的有利选项。然而，导线接合引入了与接合导线的长度相关的寄生电感，该寄生电感限制用于更高的数据吞吐量系统的可扩展性。根据第一建议的配置的高速光学收发器封装通过使用倒装芯片接合使组件垂直地集成来使封装相关的寄生电感最小化。根据所第二种提出的配置的高速光学收发器封装使用芯片载体和倒装芯片接合利用组件的水平平铺来最小化封装相关的寄生电感。

公开(公告)号：CN104244568B

公开(公告)日：2018-08-03

申请号：CN201310347846.8

申请日：2013-08-09

Applicant: 易鼎股份有限公司

Inventor： 苏国富 ,  林崑津

IPC: H05K1/02 ,  H05K1/09 ,  H05K1/11

CPC classification number: H05K3/4061 ,  H05K1/0283 ,  H05K1/115 ,  H05K1/118 ,  H05K2201/09845 ,  H05K2201/09854 ,  H05K2203/1572

Abstract: 本发明提供了种软性电路板的导电线路层导接结构,在由导电线路层、第覆层、第二覆层的迭层结构中,开设有第贯孔及第二贯孔,其中,第贯孔贯通所述第覆层及所述导电线路层,所述第二贯孔贯通所述第二覆层,所述第二贯孔的开设位置对应于所述导电线路层的第二表面的曝露区,并相连通于所述第贯孔。第导电浆料层形成在所述第覆层的表面,并填实于所述第贯孔中形成导电柱塞于所述第贯孔中,所述导电柱塞的底面形成弧形柱帽,并至少部份覆盖所述导电线路层的第二表面的所述曝露区。

公开(公告)号：CN108155171A

公开(公告)日：2018-06-12

申请号：CN201711128390.0

申请日：2017-11-15

Applicant: 日月光半导体制造股份有限公司

Inventor： 林家祺 ,  李志成 ,  田兴国 ,  杨智勇

IPC: H01L23/498 ,  H01L21/48

CPC classification number: H01L23/49822 ,  H01L21/481 ,  H01L21/4857 ,  H01L23/13 ,  H01L23/5383 ,  H01L2224/16225 ,  H05K1/183 ,  H05K3/002 ,  H05K3/0032 ,  H05K3/0047 ,  H05K3/4602 ,  H05K3/4688 ,  H05K3/4697 ,  H05K2201/09845 ,  H05K2201/09863 ,  H05K2203/308 ,  H01L23/49838

Abstract: 本公开揭露一种半导体装置及制造半导体装置的方法。半导体装置包括：内连接结构及电介质层。电介质层围绕所述内连接结构并且定义一第一凹穴。第一凹穴系由电介质层的第一侧壁、第二侧壁和第一表面定义。第一侧壁系自第二侧壁横向移位(laterally displaced)。

公开(公告)号：CN103807628B

公开(公告)日：2017-12-22

申请号：CN201210454665.0

申请日：2012-11-13

Applicant: 欧司朗有限公司

Inventor： 钟传鹏 ,  刘廷明 ,  明玉生 ,  杨江辉

IPC: F21K9/238 ,  F21V23/06 ,  F21Y115/10

CPC classification number: F21S2/005 ,  F21S4/28 ,  F21V21/005 ,  F21V23/06 ,  F21Y2103/10 ,  F21Y2115/10 ,  H05K1/05 ,  H05K1/142 ,  H05K3/36 ,  H05K3/4046 ,  H05K2201/09581 ,  H05K2201/09845 ,  H05K2201/10106

Abstract: 本发明涉及一种LED照明装置（100），包括至少两个彼此串联连接的发光模组（1），其中，发光模组（1）包括电路板（11）和布置在电路板（11）上至少一个LED芯片（2），其中，电路板（11）具有处于电路板（11）的两个相对端的第一叠置部分（111）和第二叠置部分（112），其中在第一叠置部分（111）中形成有第一电连接面（111a），并且在第二叠置部分（112）中形成有第二电连接面（112a），其中，一个发光模组（1）的电路板（11）的第一叠置部分（111）与相邻的发光模组（1）的电路板（11）的第二叠置部分（112）至少部分地重叠，并且一个发光模组（1）的电路板（11）的第一电连接面（111a）与相邻的发光模组（1）的电路板（11）的第二电连接面（112a）电连接。

公开(公告)号：CN107408786A

公开(公告)日：2017-11-28

申请号：CN201580073827.8

申请日：2015-11-20

Applicant: 安费诺公司

Inventor： 马克·W·盖勒斯 ,  小马克·B·卡蒂亚 ,  维萨客·西瓦拉詹 ,  大卫·莱文

IPC: H01R43/20 ,  H05K1/02 ,  H05K1/11 ,  H05K3/00 ,  H05K3/40

CPC classification number: H05K1/0222 ,  H01R43/205 ,  H05K1/0216 ,  H05K1/0219 ,  H05K1/025 ,  H05K1/0251 ,  H05K1/0253 ,  H05K1/0298 ,  H05K1/115 ,  H05K3/0047 ,  H05K3/4038 ,  H05K3/429 ,  H05K2201/07 ,  H05K2201/09063 ,  H05K2201/09318 ,  H05K2201/09545 ,  H05K2201/096 ,  H05K2201/097 ,  H05K2201/09718 ,  H05K2201/09845 ,  H05K2201/09854 ,  H05K2201/10189

Abstract: 一种印刷电路板包括多个层和形成于该多个层中的通孔图案，该多个层包括附接层和布线层，每个通孔图案包括：形成差分信号对的第一和第二信号通孔，该第一和第二信号通孔至少延伸通过该附接层；至少延伸通过该附接层的接地通孔，该接地通孔包括接地导体；以及位于与该第一和第二信号通孔中的每个相邻的位置处的黑影通孔，其中该黑影通孔在该附接层中无导电材料。该印刷电路板可以进一步包括槽孔，其延伸通过该附接层且位于通孔图案之间。

公开(公告)号：CN103918354B

公开(公告)日：2017-05-24

申请号：CN201380002511.0

申请日：2013-05-27

Applicant: 日本特殊陶业株式会社

Inventor： 林贵广 ,  永井诚 ,  伊藤达也 ,  森圣二 ,  若园诚 ,  西田智弘

IPC: H05K1/02 ,  H05K1/18

CPC classification number: H05K3/4007 ,  H01L21/4846 ,  H01L23/49822 ,  H01L23/49827 ,  H01L23/49894 ,  H01L24/81 ,  H01L2224/10175 ,  H01L2224/1134 ,  H01L2224/1146 ,  H01L2224/131 ,  H01L2224/13144 ,  H01L2224/13147 ,  H01L2224/16225 ,  H01L2224/16227 ,  H01L2224/16237 ,  H01L2224/8114 ,  H01L2224/81411 ,  H01L2224/81444 ,  H01L2224/81455 ,  H01L2224/81464 ,  H01L2224/81815 ,  H01L2924/12042 ,  H01L2924/1517 ,  H01L2924/15311 ,  H01L2924/15312 ,  H01L2924/15313 ,  H01L2924/15787 ,  H01L2924/15788 ,  H01L2924/1579 ,  H01L2924/381 ,  H01L2924/3841 ,  H05K1/0298 ,  H05K1/0366 ,  H05K3/28 ,  H05K3/3452 ,  H05K3/4661 ,  H05K3/4688 ,  H05K2201/09845 ,  H05K2201/09881 ,  H05K2201/10674 ,  H01L2924/00015 ,  H01L2924/00014 ,  H01L2924/014 ,  H01L2924/00

Abstract: 提供一种配线基板，其中形成于层叠体的最外层的精确和刚性的坝部牢固地保护配线导体，且配线基板与半导体芯片的连接可靠性优异。构成该配线基板（10）的层叠体（31）包括作为最外层的导体层（24）的多个连接端子部（41）和配线导体（62）。配线导体（62）配置在通过用于倒装芯片地安装半导体芯片（51）的多个连接端子部（41）之间的预定位置。层叠体的最外层的树脂绝缘层（23）具有坝部（63）和增强部（64）。坝部（63）覆盖配线导体（62）。增强部（64）形成在配线导体（62）和邻近配线导体（62）的连接端子部（41）之间，且小于坝部（63）的高度（H3）。增强部（64）与坝部（63）的侧面连接。

公开(公告)号：CN106686896A

公开(公告)日：2017-05-17

申请号：CN201710044676.4

申请日：2017-01-19

Applicant: 广州美维电子有限公司

Inventor： 陈冬弟 ,  米长满

IPC: H05K3/00 ,  H05K3/46

CPC classification number: H05K3/4688 ,  H05K3/0044 ,  H05K2201/09036 ,  H05K2201/09845

Abstract: 本发明公开了一种阶梯板的制备方法及通过该方法获得的阶梯板，包括以下步骤：1)将隔离胶带粘贴到第一芯板的上表面；2)将第二芯板、第一PP板、第一芯板、第二PP板和第三芯板由上至下依次叠合并进行层压处理；3)在第二芯板和第一PP板上开盖，形成阶梯槽；第二芯板和第一PP板上开盖的位置与隔离胶带相对应；4)将隔离胶带从第二芯板和第一PP板的阶梯槽取出，得到阶梯板；该制备方法无需预先开窗，使用普通PP板即可制备阶梯板，方法简便，制备效率高；通过该方法获得的阶梯板包括由上至下压合的第二芯板、第一PP板、第一芯板、第二PP板和第三芯板；所述阶梯板还设有阶梯槽；所述阶梯槽从第二芯板延伸至第一PP板。

公开(公告)号：CN103548426B

公开(公告)日：2016-08-10

申请号：CN201280023926.1

申请日：2012-02-01

Applicant: 日本特殊陶业株式会社

Inventor： 长谷川政美 ,  平山聪 ,  鬼头直树

IPC: H05K1/02 ,  H05K3/00

CPC classification number: H05K1/0306 ,  H05K1/113 ,  H05K3/0044 ,  H05K3/0052 ,  H05K3/381 ,  H05K3/403 ,  H05K2201/0909 ,  H05K2201/09181 ,  H05K2201/09845 ,  H05K2203/107 ,  Y10T29/49124 ,  Y10T428/24479 ,  Y10T428/24612

Abstract: 提供位于基板主体的侧面的缺口部附近的毛刺、设于该缺口部的内壁面的导体层的碎屑较少的布线基板、用于获得多个该基板的多连片布线基板以及用于可靠地获得多连片该布线基板的制造方法。布线基板（1a）包括：基板主体（kp），其通过层叠多层陶瓷层（S）而形成，且具备侧面（4）和一对主面（2、3），该侧面（4）具有位于该一对主面（2、3）之间并且沿着一主面（背面）（3）侧设置的开槽面（6）和位于该开槽面（6）与另一主面（2）之间的断裂面（5），该一对主面（2、3）俯视呈矩形并且相对；以及缺口部（11），其仅形成于侧面（4）的一主面（3）侧，且沿着该侧面（4）的厚度方向上俯视呈凹形状，在具有缺口部（11）的侧面（4）上，在侧视时开槽面（6）与断裂面（5）之间的交界线（7）在缺口部（11）的两侧具有成为向基板主体（kp）的一主面（3）侧凸起的第1弯曲部（R1），并且在缺口部（11）的另一主面（2）侧具有成为向基板主体（kp）的另一主面（表面）（2）侧凸起的第2弯曲部（R2）。

公开(公告)号：CN105764237A

公开(公告)日：2016-07-13

申请号：CN201510359137.0

申请日：2015-06-25

Applicant: 东莞生益电子有限公司

Inventor： 王洪府 ,  纪成光 ,  袁继旺 ,  肖璐

IPC: H05K1/02

CPC classification number: H05K1/0218 ,  H05K1/0296 ,  H05K2201/09845

Abstract: 本发明公开一种阶梯槽PCB的制作方法，包括以下步骤：层压，通过层压的方式制作具有阶梯槽的PCB；电镀，在PCB的所述阶梯槽各表面形成金属化层，形成金属化阶梯槽；刻蚀，实现金属阶梯槽内特定位置的金属化，其它位置的非金属化；本发明中还公开了应用上述方法加工而成的PCB，通过该方法加工的PCB阶梯槽中侧壁金属化、PCB阶梯槽底部具有铜脚，抵抗外力的强度高、可靠性高；PCB阶梯槽中侧壁金属化，实现信号传输的屏蔽作用，减小射频元器件之间的相互干扰；PCB具有非金属化槽底，使信号发射时可穿越阶梯槽，形成信号的发射与接收回路。

公开(公告)号：CN105659712A

公开(公告)日：2016-06-08

申请号：CN201480057426.9

申请日：2014-08-19

Applicant: 桑米纳公司

Inventor： D·W·托马斯 ,  S·S·伊克塔尼

IPC: H05K3/40 ,  H05K3/42

CPC classification number: H05K3/427 ,  H05K3/0026 ,  H05K3/0047 ,  H05K2201/09845 ,  H05K2203/0207 ,  Y10T29/49165

Abstract: 本公开提供了一种有成本效益并且高效的方法以用最小的信号退化来最大化印刷电路板(PCB)利用率(密度)。此方法包括：通过利用导通结构内的不同直径的钻孔来修整导通肩部(即，钻出的两个直径孔边界的边缘)处的导电材料而控制电镀导通结构内导电材料的形成，借此使分段式导通结构电绝缘。修整掉的部分可以在导通结构中是空的以用于允许电镀通孔(PTH)分段电绝缘。导通结构内的被修整的边缘的一个或者多个区域用于形成多重阶梯状的直径孔以在导通结构中创建一个或者多个空位。因此，导通结构内导电材料的形成可以被限制于传送电信号必需的那些区域。