公开(公告)号：CN114284338B

公开(公告)日：2025-04-29

申请号：CN202111493516.0

申请日：2021-12-08

Applicant: 燕山大学

Inventor： 周春宇 ,  李作为 ,  张静 ,  包建辉 ,  尚建蕊 ,  徐超 ,  孙继浩 ,  王冠宇

IPC: H10D62/10 ,  H10D62/82 ,  H10D64/23 ,  H10D10/01 ,  H10D10/80

Abstract: 本发明提供一种GAA结构的异质结双极晶体管及其制备方法，该晶体管为小尺寸器件，主要利用全环绕栅式场效应晶体管(GAAFET)的工艺，制备Si/SiGe异质结双极晶体管。该结构的发射区与基区形成全包围式异质发射结，基区与集电区形成全包围式集电结，有效增加了发射结的注入效率和集电区抽取载流子的能力。对于Si/SiGe异质结，可以通过调节SiGe材料带隙宽度的变化来对载流子进行有效控制；通过提高SiGe基区的掺杂浓度使器件得到较高的Early电压，减小基极电阻，减弱大注入效应；通过减薄基区厚度大幅缩短基区渡越时间，可实现超高频、超高速和低噪声的优异性能。

公开(公告)号：CN113838923B

公开(公告)日：2023-07-25

申请号：CN202111113232.4

申请日：2021-09-23

Applicant: 燕山大学

Inventor： 周春宇 ,  李作为 ,  尚建蕊 ,  王冠宇 ,  徐超 ,  孙继浩 ,  关义春 ,  赵鸿飞

IPC: H01L29/10 ,  H01L29/06 ,  H01L29/161 ,  H01L29/73 ,  H01L21/331

Abstract: 现有双极结型晶体管增益小特征频率小，并要求小尺寸化。本申请提供了一种三维应变Si双极结型晶体管，在第一方向上，包括依次设置的p型Si衬底、n+发射区、SiO2浅沟道隔离结构、SiO2层、鳍型半导体p型基区、SiGe应变外延层和n型集电区，第一方向为由衬底指向n型集电区的方向；鳍型半导体p型基区上设置有n型集电区；SiO2层上设置有发射极接触，SiGe应变外延层上设置有基极接触，P型集电区上设置有集电极接触；SiGe应变外延层对鳍型半导体p型基区和n型集电区同时施加单轴拉应力。电子迁移率增加，减小基区与集电区渡越时间，增加器件的特征频率。

公开(公告)号：CN111244169B

公开(公告)日：2021-03-19

申请号：CN202010215352.4

申请日：2020-03-24

Applicant: 燕山大学

Inventor： 周春宇 ,  常晓伟 ,  王冠宇 ,  耿欣 ,  蒋巍 ,  谭金波

IPC: H01L29/737 ,  H01L29/08 ,  H01L21/331

Abstract: 本发明提供一种异质结双极晶体管及其制备方法。本发明的异质结双极晶体管由于发射区和基区具有相同的物理结构，有效的降低了发射区和基区之间的寄生效应，提高了器件的频率特性；发射区宽度90纳米，有效降低了基区的本征电阻；集电区两侧采用嵌入式SiGe结构，在双轴应变的同时引入了单轴应变，将有效的降低载流子在集电区的传输时间，该结构同时减小了有效集电区宽度，降低了集电结电容，进一步提高了器件的频率特性；适当的选择Si帽层的厚度，可以有效降低界面处载流子的堆积，提高器件的增益；同时该双极晶体管的制备方法完全可以和90纳米的CMOS工艺兼容，有效的降低了器件的开发和制作成本。

公开(公告)号：CN108649067B

公开(公告)日：2020-12-01

申请号：CN201810437234.0

申请日：2018-05-09

Applicant: 燕山大学

Inventor： 周春宇 ,  郭得峰 ,  王冠宇 ,  徐超 ,  蒋巍 ,  谭金波

IPC: H01L29/737 ,  H01L29/08 ,  H01L29/10 ,  H01L21/331

Abstract: 本发明公开了一种太赫兹SOI复合应变Si/SiGe异质结双极晶体管及制备方法，在SOI结构两端形成STI隔离区结构；在衬底表面淀积绝缘介质用以定义有源区位置；在有源区依次外延双轴应变Si1‑xGex基区和Si帽层；利用自对准工艺在所述有源区进行刻蚀，并选择性外延Si1‑yGey层；在器件表面淀积氮化物和氧化层，在氧化层上淀积多晶硅作为发射极；刻蚀氮化物，进而选择性外延多晶SiGe作为非本征基区；分别刻蚀发射极、非本征基区和集电区以形成发射极、基极和集电极接触。本发明能够提高器件的高频特性，由于采用了SOI结构，提高了集电结的击穿电压，进而提高器件的功率特性，可实现混合高压高速器件的集成。

公开(公告)号：CN111490096A

公开(公告)日：2020-08-04

申请号：CN202010219080.5

申请日：2020-03-25

Applicant: 燕山大学

Inventor： 周春宇 ,  王冠宇 ,  闫伟涛 ,  常晓伟 ,  耿欣 ,  蒋巍

IPC: H01L29/737 ,  G06F30/39

Abstract: 本发明公开了一种复合应变Si/SiGe异质结双极晶体管大信号等效电路模型，属于半导体集成电路技术领域，包括本征NPN晶体管单元，寄生衬底PNP晶体管单元，衬底匹配网络单元，BC寄生等效电路单元，BE寄生等效电路单元，以及发射区、基区和集电区寄生等效电阻。本发明能精确反映异质结双极晶体管器件物理本质，准确的模拟器件特性，且参数少、提取过程简单，同时可以将所建立的等效电路模型嵌入仿真软件，适用于模拟高频集成电路仿真设计。

公开(公告)号：CN111244169A

公开(公告)日：2020-06-05

申请号：CN202010215352.4

申请日：2020-03-24

Applicant: 燕山大学

Inventor： 周春宇 ,  王冠宇 ,  常晓伟 ,  耿欣 ,  蒋巍 ,  谭金波

IPC: H01L29/737 ,  H01L29/08 ,  H01L21/331

Abstract: 本发明提供一种异质结双极晶体管及其制备方法。本发明的异质结双极晶体管由于发射区和基区具有相同的物理结构，有效的降低了发射区和基区之间的寄生效应，提高了器件的频率特性；发射区宽度90纳米，有效降低了基区的本征电阻；集电区两侧采用嵌入式SiGe结构，在双轴应变的同时引入了单轴应变，将有效的降低载流子在集电区的传输时间，该结构同时减小了有效集电区宽度，降低了集电结电容，进一步提高了器件的频率特性；适当的选择Si帽层的厚度，可以有效降低界面处载流子的堆积，提高器件的增益；同时该双极晶体管的制备方法完全可以和90纳米的CMOS工艺兼容，有效的降低了器件的开发和制作成本。

公开(公告)号：CN113838923A

公开(公告)日：2021-12-24

申请号：CN202111113232.4

申请日：2021-09-23

Applicant: 燕山大学

Inventor： 周春宇 ,  李作为 ,  尚建蕊 ,  王冠宇 ,  徐超 ,  孙继浩 ,  关义春 ,  赵鸿飞

IPC: H01L29/10 ,  H01L29/06 ,  H01L29/161 ,  H01L29/73 ,  H01L21/331

Abstract: 现有双极结型晶体管增益小特征频率小，并要求小尺寸化。本申请提供了一种三维应变Si双极结型晶体管，在第一方向上，包括依次设置的p型Si衬底、n+发射区、SiO2浅沟道隔离结构、SiO2层、鳍型半导体p型基区、SiGe应变外延层和n型集电区，第一方向为由衬底指向n型集电区的方向；鳍型半导体p型基区上设置有n型集电区；SiO2层上设置有发射极接触，SiGe应变外延层上设置有基极接触，P型集电区上设置有集电极接触；SiGe应变外延层对鳍型半导体p型基区和n型集电区同时施加单轴拉应力。电子迁移率增加，减小基区与集电区渡越时间，增加器件的特征频率。

公开(公告)号：CN108630748B

公开(公告)日：2020-05-29

申请号：CN201810437561.6

申请日：2018-05-09

Applicant: 燕山大学

Inventor： 周春宇 ,  杜会静 ,  王冠宇 ,  徐超 ,  孙继浩

IPC: H01L29/737 ,  H01L29/06 ,  H01L21/331

Abstract: 一种全平面太赫兹复合应变Si/SiGe异质结双极晶体管及制备方法，在N‑Si衬底两端形成STI隔离区；掺杂As形成N+亚集电区；在衬底表面淀积绝缘介质；外延一层本征单晶硅层作为集电区；非选择性外延Si缓冲层、掺C的Si1‑xGex层、Si帽层；在Si帽层上面依次淀积氧化层‑氮化层‑氧化层；选择性注入集电极；生长发射极内侧墙；淀积多晶硅发射极；生长发射极外侧墙；在非选择性外延层结构的两端采用嵌入式SiGe技术选择性外延Si1‑yGey层；采用发射极作掩膜淀积抬升的多晶硅非本征基区；刻蚀以定义基极和发射极的位置；淀积硅化物形成发射极、基极和集电极接触。本发明提高载流子的迁移率，提高器件工作速和集电区击穿电压，降低有源区的沟道宽度，缩小器件横向尺寸，抑制电流集边效应。

公开(公告)号：CN110867486A

公开(公告)日：2020-03-06

申请号：CN201911141243.6

申请日：2019-11-20

Applicant: 燕山大学

Inventor： 周春宇 ,  李洪岩 ,  耿欣 ,  王冠宇 ,  蒋巍 ,  乔世峰 ,  耿连民

IPC: H01L29/737 ,  H01L29/267 ,  H01L21/331

Abstract: 本发明提供一种高压太赫兹应变SiGe/InGaP异质结双极晶体管及其制备方法。InGaP材料具备InP材料高的载流子迁移率和GaP材料宽的禁带宽度特性，因此本发明利用InGaP作为集电区，可以同时提高器件的频率和功率特性，使得该器件可以实现太赫兹频段芯片的系统集成，进一步的本发明利用“能带工程”的优势，采用In1-xGaxP(x＝0～1)作为SiGe-HBT的集电区材料，适当的选择In和Ga的组分摩尔比x，使得其和亚集电区材料SiGe具有相同的晶格常数，可以有效地提高InGaP和SiGe材料的界面特性。

公开(公告)号：CN107342319B

公开(公告)日：2019-12-10

申请号：CN201710473915.8

申请日：2017-06-21

Applicant: 燕山大学

Inventor： 周春宇 ,  王冠宇 ,  宋昱彤

IPC: H01L29/737 ,  H01L29/08 ,  H01L29/10 ,  H01L21/331

Abstract: 本发明公开了一种复合应变Si/SiGe异质结双极晶体管及其制备方法，所述晶体管选取晶向为(100)的单晶Si衬底；在所述单晶Si衬底的上部两端形成STI隔离区结构；在衬底表面淀积绝缘介质用以定义有源区位置；在有源区依次外延Si集电区、Si1‑xGex基区和Si发射区；利用自对准工艺在所述有源区进行刻蚀，并选择性外延掺杂C的Si1‑yGey；在Si1‑yGey表面淀积一层多晶硅作为基极，在基极表面热生长一层绝缘层作为基极和发射极的隔离层，在所述的基极绝缘层上淀积多晶硅作为发射极。本发明中复合应力的引入，提高了载流子的迁移率，有效提高了器件的工作速度的同时，也提高了集电区的击穿电压，在实现高速的同时也实现了大功率，可以实现混合高速高压器件的集成，满足太赫兹频段对核心器件性能的要求。