公开(公告)号：CN108649067A

公开(公告)日：2018-10-12

申请号：CN201810437234.0

申请日：2018-05-09

Applicant: 燕山大学

Inventor： 周春宇 ,  郭得峰 ,  王冠宇 ,  徐超 ,  姜巍 ,  谭金波

IPC: H01L29/737 ,  H01L29/08 ,  H01L29/10 ,  H01L21/331

Abstract: 本发明公开了一种太赫兹SOI复合应变Si/SiGe异质结双极晶体管及制备方法，在SOI结构两端形成STI隔离区结构；在衬底表面淀积绝缘介质用以定义有源区位置；在有源区依次外延双轴应变Si1-xGex基区和Si帽层；利用自对准工艺在所述有源区进行刻蚀，并选择性外延Si1-yGey层；在器件表面淀积氮化物和氧化层，在氧化层上淀积多晶硅作为发射极；刻蚀氮化物，进而选择性外延多晶SiGe作为非本征基区；分别刻蚀发射极、非本征基区和集电区以形成发射极、基极和集电极接触。本发明能够提高器件的高频特性，由于采用了SOI结构，提高了集电结的击穿电压，进而提高器件的功率特性，可实现混合高压高速器件的集成。

公开(公告)号：CN111244169B

公开(公告)日：2021-03-19

申请号：CN202010215352.4

申请日：2020-03-24

Applicant: 燕山大学

Inventor： 周春宇 ,  常晓伟 ,  王冠宇 ,  耿欣 ,  蒋巍 ,  谭金波

IPC: H01L29/737 ,  H01L29/08 ,  H01L21/331

Abstract: 本发明提供一种异质结双极晶体管及其制备方法。本发明的异质结双极晶体管由于发射区和基区具有相同的物理结构，有效的降低了发射区和基区之间的寄生效应，提高了器件的频率特性；发射区宽度90纳米，有效降低了基区的本征电阻；集电区两侧采用嵌入式SiGe结构，在双轴应变的同时引入了单轴应变，将有效的降低载流子在集电区的传输时间，该结构同时减小了有效集电区宽度，降低了集电结电容，进一步提高了器件的频率特性；适当的选择Si帽层的厚度，可以有效降低界面处载流子的堆积，提高器件的增益；同时该双极晶体管的制备方法完全可以和90纳米的CMOS工艺兼容，有效的降低了器件的开发和制作成本。

公开(公告)号：CN108649067B

公开(公告)日：2020-12-01

申请号：CN201810437234.0

申请日：2018-05-09

Applicant: 燕山大学

Inventor： 周春宇 ,  郭得峰 ,  王冠宇 ,  徐超 ,  蒋巍 ,  谭金波

IPC: H01L29/737 ,  H01L29/08 ,  H01L29/10 ,  H01L21/331

Abstract: 本发明公开了一种太赫兹SOI复合应变Si/SiGe异质结双极晶体管及制备方法，在SOI结构两端形成STI隔离区结构；在衬底表面淀积绝缘介质用以定义有源区位置；在有源区依次外延双轴应变Si1‑xGex基区和Si帽层；利用自对准工艺在所述有源区进行刻蚀，并选择性外延Si1‑yGey层；在器件表面淀积氮化物和氧化层，在氧化层上淀积多晶硅作为发射极；刻蚀氮化物，进而选择性外延多晶SiGe作为非本征基区；分别刻蚀发射极、非本征基区和集电区以形成发射极、基极和集电极接触。本发明能够提高器件的高频特性，由于采用了SOI结构，提高了集电结的击穿电压，进而提高器件的功率特性，可实现混合高压高速器件的集成。

公开(公告)号：CN111244169A

公开(公告)日：2020-06-05

申请号：CN202010215352.4

申请日：2020-03-24

Applicant: 燕山大学

Inventor： 周春宇 ,  王冠宇 ,  常晓伟 ,  耿欣 ,  蒋巍 ,  谭金波

IPC: H01L29/737 ,  H01L29/08 ,  H01L21/331

Abstract: 本发明提供一种异质结双极晶体管及其制备方法。本发明的异质结双极晶体管由于发射区和基区具有相同的物理结构，有效的降低了发射区和基区之间的寄生效应，提高了器件的频率特性；发射区宽度90纳米，有效降低了基区的本征电阻；集电区两侧采用嵌入式SiGe结构，在双轴应变的同时引入了单轴应变，将有效的降低载流子在集电区的传输时间，该结构同时减小了有效集电区宽度，降低了集电结电容，进一步提高了器件的频率特性；适当的选择Si帽层的厚度，可以有效降低界面处载流子的堆积，提高器件的增益；同时该双极晶体管的制备方法完全可以和90纳米的CMOS工艺兼容，有效的降低了器件的开发和制作成本。