-
公开(公告)号：CN117709265B
公开(公告)日：2024-07-23
申请号：CN202311710562.0
申请日：2023-12-13
Applicant: 燕山大学
IPC: G06F30/36
Abstract: 本发明公开了场板结构氧化镓功率MOSFET大信号等效电路模型，包括：GS等效电路单元、GD等效电路单元、DS等效电路单元，以及沟道区热电阻单元、场板结构单元、寄生源区等效电阻Rs、寄生漏极等效电阻Rd、寄生栅极等效电阻Rg；GD等效电路单元和沟道区热电阻单元串联再与GS等效电路单元并联；GS等效电路单元、GD等效电路单元和沟道区热电阻单元与DS等效电路单元并联；场板结构单元与其他各结构并联。本发明能精确反映场板结构氧化镓功率MOSFET器件的物理本质，准确的模拟器件物理特性，具有设计直观、参数提取过程简单的优点，同时将所建立的等效电路模型嵌入仿真软件中。
-
公开(公告)号：CN112874456A
公开(公告)日：2021-06-01
申请号：CN202110036153.1
申请日：2021-01-12
Applicant: 燕山大学
IPC: B60R16/037
Abstract: 本发明提供一种智能汽车调节方法，其包括以下步骤：S1、采集人体特征信息，并进行信息比对，实现解锁和启动功能：对采集的指纹进行比对，如果识别通过，则实现解锁；S2、对指纹按压时的实时压力进行采集，当实时压力超过预先设置的压力阈值时，汽车在指纹解锁的基础上一键启动；S3、在指纹识别通过及汽车一键启动的基础上对车内设施进行初步调节；S4、采用机器学习方法，通过不断学习和比对，实现车辆的智能调节；S5、根据机器学习组件的结果，实现车内设施的进一步调节。其能够通过实时学习，基于驾驶员的习惯，建立特征模型，不断学习更正，达到最好的驾驶效果并根据天气对驾驶参数进行智能调节，保障驾驶员的驾驶安全。
-
公开(公告)号：CN117709266A
公开(公告)日：2024-03-15
申请号：CN202311714983.0
申请日：2023-12-13
Applicant: 燕山大学
IPC: G06F30/36
Abstract: 本发明涉及半导体集成电路技术领域，特别是涉及一种垂直结构功率MOSFET大信号等效电路模型，包括：栅源等效电路单元、栅漏等效电路单元、漏源等效电路单元、沟道区热电阻单元、寄生源区等效电阻Rs、寄生漏极等效电阻Rd、寄生栅极等效电阻Rg，其中，栅漏等效电路单元与沟道区热电阻单元串联，与栅源等效电路单元并联，形成第一支路；漏源等效电路单元并联到第一支路上，形成第二支路；寄生源区等效电阻Rs、寄生漏极等效电阻Rd分别串联到第二支路的两端，寄生栅极等效电阻Rg连接到沟道区热电阻单元上。本发明能精确反映功率MOSFET器件的物理本质，准确的模拟器件物理特性，具有参数少、提取参数简单的优点。
-
公开(公告)号：CN113838923A
公开(公告)日：2021-12-24
申请号：CN202111113232.4
申请日：2021-09-23
Applicant: 燕山大学
IPC: H01L29/10 , H01L29/06 , H01L29/161 , H01L29/73 , H01L21/331
Abstract: 现有双极结型晶体管增益小特征频率小，并要求小尺寸化。本申请提供了一种三维应变Si双极结型晶体管，在第一方向上，包括依次设置的p型Si衬底、n+发射区、SiO2浅沟道隔离结构、SiO2层、鳍型半导体p型基区、SiGe应变外延层和n型集电区，第一方向为由衬底指向n型集电区的方向；鳍型半导体p型基区上设置有n型集电区；SiO2层上设置有发射极接触，SiGe应变外延层上设置有基极接触，P型集电区上设置有集电极接触；SiGe应变外延层对鳍型半导体p型基区和n型集电区同时施加单轴拉应力。电子迁移率增加，减小基区与集电区渡越时间，增加器件的特征频率。
-
公开(公告)号：CN108630748B
公开(公告)日：2020-05-29
申请号：CN201810437561.6
申请日：2018-05-09
Applicant: 燕山大学
IPC: H01L29/737 , H01L29/06 , H01L21/331
Abstract: 一种全平面太赫兹复合应变Si/SiGe异质结双极晶体管及制备方法，在N‑Si衬底两端形成STI隔离区；掺杂As形成N+亚集电区；在衬底表面淀积绝缘介质；外延一层本征单晶硅层作为集电区；非选择性外延Si缓冲层、掺C的Si1‑xGex层、Si帽层；在Si帽层上面依次淀积氧化层‑氮化层‑氧化层；选择性注入集电极；生长发射极内侧墙；淀积多晶硅发射极；生长发射极外侧墙；在非选择性外延层结构的两端采用嵌入式SiGe技术选择性外延Si1‑yGey层；采用发射极作掩膜淀积抬升的多晶硅非本征基区；刻蚀以定义基极和发射极的位置；淀积硅化物形成发射极、基极和集电极接触。本发明提高载流子的迁移率，提高器件工作速和集电区击穿电压，降低有源区的沟道宽度，缩小器件横向尺寸，抑制电流集边效应。
-
Patent Agency Ranking
公开(公告)号：CN119486192A
公开(公告)日：2025-02-18
申请号：CN202411661217.7
申请日：2024-11-20
Applicant: 燕山大学
Abstract: 本发明公开了一种功率MOSFET及其制备方法，属于微电子技术领域。功率MOSFET，包括自下而上设置的衬底层、AlN缓冲层、Ga2O3缓冲层和Ga2O3外延层；其中，Ga2O3外延层的顶面设置有沟槽，沟槽中设置有氧化隔离层；漏电极设置在Ga2O3外延层的一侧与氧化隔离层相邻；源电极设置在Ga2O3外延层的另一侧中间区域；源电极两侧设置有第二沟槽；第二沟槽上自下而上设置有NiO层和绝缘栅介质层；绝缘栅介质层上设置有非平面栅结构的栅电极；第二沟槽和栅电极周围的间隙部分填充有第一氧化隔离层。本发明通过结构的设计以及材料的选择，解决了现有同类器件散热和栅电极漏电严重的问题，提高了器件的耐压性能。
-
公开(公告)号：CN117709265A
公开(公告)日：2024-03-15
申请号：CN202311710562.0
申请日：2023-12-13
Applicant: 燕山大学
IPC: G06F30/36
Abstract: 本发明公开了场板结构氧化镓功率MOSFET大信号等效电路模型，包括：GS等效电路单元、GD等效电路单元、DS等效电路单元，以及沟道区热电阻单元、场板结构单元、寄生源区等效电阻Rs、寄生漏极等效电阻Rd、寄生栅极等效电阻Rg；GD等效电路单元和沟道区热电阻单元串联再与GS等效电路单元并联；GS等效电路单元、GD等效电路单元和沟道区热电阻单元与DS等效电路单元并联；场板结构单元与其他各结构并联。本发明能精确反映场板结构氧化镓功率MOSFET器件的物理本质，准确的模拟器件物理特性，具有设计直观、参数提取过程简单的优点，同时将所建立的等效电路模型嵌入仿真软件中。
-
公开(公告)号：CN114284338A
公开(公告)日：2022-04-05
申请号：CN202111493516.0
申请日：2021-12-08
Applicant: 燕山大学
IPC: H01L29/06 , H01L29/26 , H01L29/417 , H01L21/331 , H01L29/737
Abstract: 本发明提供一种GAA结构的异质结双极晶体管及其制备方法，该晶体管为小尺寸器件，主要利用全环绕栅式场效应晶体管(GAAFET)的工艺，制备Si/SiGe异质结双极晶体管。该结构的发射区与基区形成全包围式异质发射结，基区与集电区形成全包围式集电结，有效增加了发射结的注入效率和集电区抽取载流子的能力。对于Si/SiGe异质结，可以通过调节SiGe材料带隙宽度的变化来对载流子进行有效控制；通过提高SiGe基区的掺杂浓度使器件得到较高的Early电压，减小基极电阻，减弱大注入效应；通过减薄基区厚度大幅缩短基区渡越时间，可实现超高频、超高速和低噪声的优异性能。
-
公开(公告)号：CN114284338B
公开(公告)日：2025-04-29
申请号：CN202111493516.0
申请日：2021-12-08
Applicant: 燕山大学
Abstract: 本发明提供一种GAA结构的异质结双极晶体管及其制备方法，该晶体管为小尺寸器件，主要利用全环绕栅式场效应晶体管(GAAFET)的工艺，制备Si/SiGe异质结双极晶体管。该结构的发射区与基区形成全包围式异质发射结，基区与集电区形成全包围式集电结，有效增加了发射结的注入效率和集电区抽取载流子的能力。对于Si/SiGe异质结，可以通过调节SiGe材料带隙宽度的变化来对载流子进行有效控制；通过提高SiGe基区的掺杂浓度使器件得到较高的Early电压，减小基极电阻，减弱大注入效应；通过减薄基区厚度大幅缩短基区渡越时间，可实现超高频、超高速和低噪声的优异性能。
-
公开(公告)号：CN113838923B
公开(公告)日：2023-07-25
申请号：CN202111113232.4
申请日：2021-09-23
Applicant: 燕山大学
IPC: H01L29/10 , H01L29/06 , H01L29/161 , H01L29/73 , H01L21/331
Abstract: 现有双极结型晶体管增益小特征频率小，并要求小尺寸化。本申请提供了一种三维应变Si双极结型晶体管，在第一方向上，包括依次设置的p型Si衬底、n+发射区、SiO2浅沟道隔离结构、SiO2层、鳍型半导体p型基区、SiGe应变外延层和n型集电区，第一方向为由衬底指向n型集电区的方向；鳍型半导体p型基区上设置有n型集电区；SiO2层上设置有发射极接触，SiGe应变外延层上设置有基极接触，P型集电区上设置有集电极接触；SiGe应变外延层对鳍型半导体p型基区和n型集电区同时施加单轴拉应力。电子迁移率增加，减小基区与集电区渡越时间，增加器件的特征频率。
-
-
-
-
-
-
-
-
-
Search Results
15
records
(took 0.024 seconds)
