公开(公告)号：CN101226937A

公开(公告)日：2008-07-23

申请号：CN200810003083.4

申请日：2008-01-18

Applicant: 株式会社瑞萨科技

Inventor： 桥本千惠美 ,  山田利夫

IPC: H01L27/04 ,  H01L23/522 ,  H01L27/092

CPC classification number: H01L2924/0002 ,  H01L2924/00

Abstract: 本发明提供一种半导体器件和存储介质，其目的在于降低具有构成逻辑电路的核心单元的半导体器件的电源噪声。在设在半导体衬底的主面上的构成逻辑电路的核心单元(CL)的上方，设置有与对核心单元(CL)供电的电源(Vdd)用的电源干线(PM1)电连接的支线(BL 1)和与对核心单元(CL)供电的电源(Vss)用的电源干线(PM2)电连接的支线(BL2)。使支线(BL1)和支线(BL2)彼此相对，在电源(Vdd)和电源(Vss)之间构成电容(C1)。

公开(公告)号：CN1525487A

公开(公告)日：2004-09-01

申请号：CN200410002495.8

申请日：2004-01-20

Applicant: 株式会社瑞萨科技 ,  日立超大规模集成电路系统株式会社

Inventor： 高泽义生 ,  山田利夫 ,  小泽信一 ,  金井建男 ,  加藤实 ,  山内宏道 ,  荒木俊祐

IPC: G11C11/4063 ,  G11C11/409 ,  G11C7/00

CPC classification number: G11C5/14 ,  G11C7/12 ,  G11C7/22 ,  G11C17/12 ,  G11C2207/2227

Abstract: 待机状态下存储器中浪费的功耗被降低了而不降低从存储器读出数据的操作速度。半导体集成电路具有能够进入激活状态或待机状态的存储器，且存储器具有存储单元与之连接的位线和源线的电压发生电路。电压发生电路响应于从激活状态到待机状态转换的指令，使位线的电位和源线的电位彼此相等。电压发生电路响应于从待机状态到激活状态转换的指令，产生位线与源线之间的电位差。在待机状态中，位线的电位和源线的电位彼此相等。因此，在各个存储单元的源与漏之间不出现子阈值泄漏。在激活状态中，源线电位不变化。因此，不降低数据读出操作的速度。

公开(公告)号：CN101355083A

公开(公告)日：2009-01-28

申请号：CN200810128037.7

申请日：2008-07-10

Applicant: 株式会社瑞萨科技

Inventor： 岛田将树 ,  山田利夫 ,  伊东久范 ,  古贺克洋

IPC: H01L27/04 ,  H01L23/522

CPC classification number: H01L27/11803 ,  H01L27/0207

Abstract: 提供一种半导体器件技术，能够实现半导体器件的高集成。标准单元设置在n－型阱中，并且包括p+－型扩散层和n+－型扩散层，其覆盖有金属硅化物膜。p+－型扩散层构成MIS晶体管的源极/漏极，并且n+－型扩散层构成抽头。p+－型扩散层经由接触电连接到布线层，并且n+－型扩散层经由接触电连接到布线层。此外，p+－型扩散层与n+－型扩散层接触。提供给MIS晶体管的源极节点的电源电势使用两层来提供，即，扩散层和布线层。

公开(公告)号：CN1512563A

公开(公告)日：2004-07-14

申请号：CN200310102961.5

申请日：2003-10-30

Applicant: 株式会社瑞萨科技

Inventor： 池田裕之 ,  佐佐木敏夫 ,  渡边彰信 ,  山田利夫 ,  内田明久

IPC: H01L21/8238 ,  H01L21/82 ,  H01L27/092 ,  H01L27/04

CPC classification number: H01L27/11 ,  G11C5/14 ,  H01L27/0207

Abstract: 连接到衬底偏置电路的伺服开关电路单元的栅电极的布线分别被电连接到电源电位的布线和参考电位的布线。于是使伺服开关电路单元的转换操作无效。连接到各个电路单元的n阱的布线被电连接到电源电位的布线，且连接到各个电路单元的p阱的布线被电连接到此布线。n阱于是被固定到电源电位，且p阱被固定到参考电位。

公开(公告)号：CN1299351C

公开(公告)日：2007-02-07

申请号：CN200310102961.5

申请日：2003-10-30

Applicant: 株式会社瑞萨科技

Inventor： 池田裕之 ,  佐佐木敏夫 ,  渡边彰信 ,  山田利夫 ,  内田明久

IPC: H01L21/8238 ,  H01L21/82 ,  H01L27/092 ,  H01L27/04

CPC classification number: H01L27/11 ,  G11C5/14 ,  H01L27/0207

Abstract: 连接到衬底偏置电路的伺服开关电路单元的栅电极的布线分别被电连接到电源电位的布线和参考电位的布线。于是使伺服开关电路单元的转换操作无效。连接到各个电路单元的n阱的布线被电连接到电源电位的布线，且连接到各个电路单元的p阱的布线被电连接到此布线。n阱于是被固定到电源电位，且p阱被固定到参考电位。

公开(公告)号：CN1741190A

公开(公告)日：2006-03-01

申请号：CN200510087600.7

申请日：2005-07-28

Applicant: 株式会社瑞萨科技

Inventor： 森凉 ,  山田利夫 ,  村谷哲也

IPC: G11C11/413 ,  G11C11/418 ,  H01L27/11

CPC classification number: G11C11/412

Abstract: 本发明提供一种减小了漏电流的具有SRAM的半导体集成电路器件。在包括多个存储单元的SRAM中，提供衬底偏置切换电路，其中每个存储单元由存储器和选择MOSFET构成，在所述存储器中，两个反相器电路的输入端和输出端交叉连接，所述选择MOSFET设置在存储器和互补位线之间，并且其栅极连接到字线。在正常操作中，衬底偏置切换电路将电源电压提供给其中形成存储单元的P沟道MOSFET的N型阱，并将电路的地电位提供给其中形成N沟道MOSFET的P型阱。在备用状态下，衬底偏置切换电路将比电源电压低并且通过它使N型阱和P沟道MOSFET的源极之间的PN结不被正向偏置的预定电压提供给N型阱，并且将比地电位高并通过其使P型阱和N沟道MOSFET的源极之间的PN结不被正向偏置的预定电压提供给P型阱。