公开(公告)号：CN101355083A

公开(公告)日：2009-01-28

申请号：CN200810128037.7

申请日：2008-07-10

Applicant: 株式会社瑞萨科技

Inventor： 岛田将树 ,  山田利夫 ,  伊东久范 ,  古贺克洋

IPC: H01L27/04 ,  H01L23/522

CPC classification number: H01L27/11803 ,  H01L27/0207

Abstract: 提供一种半导体器件技术，能够实现半导体器件的高集成。标准单元设置在n－型阱中，并且包括p+－型扩散层和n+－型扩散层，其覆盖有金属硅化物膜。p+－型扩散层构成MIS晶体管的源极/漏极，并且n+－型扩散层构成抽头。p+－型扩散层经由接触电连接到布线层，并且n+－型扩散层经由接触电连接到布线层。此外，p+－型扩散层与n+－型扩散层接触。提供给MIS晶体管的源极节点的电源电势使用两层来提供，即，扩散层和布线层。

公开(公告)号：CN101308846A

公开(公告)日：2008-11-19

申请号：CN200810096554.0

申请日：2008-05-16

Applicant: 株式会社瑞萨科技

Inventor： 原口惠一 ,  松井俊一 ,  龟井聪 ,  伊东久范

IPC: H01L27/08 ,  H01L23/522

CPC classification number: H01L27/0805 ,  H01L23/5223 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 本发明提供一种半导体器件，旨在增强具有第一至第四电容元件的半导体器件的可靠性。第一至第四电容元件布置在半导体衬底之上。第一和第二电容元件的串联电路和第三和第四电容元件的串联电路并联地耦合在第一和第二电势之间。第一和第三电容元件的下电极分别由共同导体图案形成，并耦合到第一电势。第二和第四电容元件的下电极分别由与上述导体图案相同层的导体图案形成，并耦合到第二电势。第一和第二电容元件的上电极分别由共同导体图案形成，并达到浮置电势。第三和第四电容元件的上电极分别由与上述导体图案相同层的导体图案形成，并达到浮置电势，但是不通过导体耦合到第一和第二电容元件的上电极。