公开(公告)号：CN1525487A

公开(公告)日：2004-09-01

申请号：CN200410002495.8

申请日：2004-01-20

Applicant: 株式会社瑞萨科技 ,  日立超大规模集成电路系统株式会社

Inventor： 高泽义生 ,  山田利夫 ,  小泽信一 ,  金井建男 ,  加藤实 ,  山内宏道 ,  荒木俊祐

IPC: G11C11/4063 ,  G11C11/409 ,  G11C7/00

CPC classification number: G11C5/14 ,  G11C7/12 ,  G11C7/22 ,  G11C17/12 ,  G11C2207/2227

Abstract: 待机状态下存储器中浪费的功耗被降低了而不降低从存储器读出数据的操作速度。半导体集成电路具有能够进入激活状态或待机状态的存储器，且存储器具有存储单元与之连接的位线和源线的电压发生电路。电压发生电路响应于从激活状态到待机状态转换的指令，使位线的电位和源线的电位彼此相等。电压发生电路响应于从待机状态到激活状态转换的指令，产生位线与源线之间的电位差。在待机状态中，位线的电位和源线的电位彼此相等。因此，在各个存储单元的源与漏之间不出现子阈值泄漏。在激活状态中，源线电位不变化。因此，不降低数据读出操作的速度。