公开(公告)号：CN100429769C

公开(公告)日：2008-10-29

申请号：CN200610077096.7

申请日：2006-04-26

Applicant: 株式会社东芝

Inventor： 细美英一

IPC: H01L23/34 ,  H01L23/498 ,  H01L23/64 ,  H01L21/48 ,  H01L21/60

CPC classification number: H01L23/467 ,  H01L23/3675 ,  H01L2924/0002 ,  H01L2924/3011 ,  H01L2924/00

Abstract: 本发明提供用于半导体封装体的结构的系统和方法，该系统和方法显著地减少在上述封装体基片上的部件对上述半导体封装体内的信号迹线的阻抗的影响。上述系统和方法可容许将一个或多个部件放置在上述半导体封装体上的任何地方，同时仍然使这些部件对上述半导体封装体的封装体基片内的在这些部件的下方的信号迹线的阻抗的影响为最小。特别是，这些系统和方法可能在带有排气孔的半导体封装体中是有用的，使得上述半导体封装体中的一个排气孔或多个排气孔的配置不影响在上述排气孔的下方的信号迹线。这样，可将适用于在该区域的剩余的部分的信号迹线的设计规则应用于在上述排气孔的下方存在的任何信号迹线。

公开(公告)号：CN1054237C

公开(公告)日：2000-07-05

申请号：CN95119213.2

申请日：1995-11-10

Applicant: 株式会社东芝

Inventor： 细美英一 ,  田洼知章 ,  田泽浩 ,  柴崎康司

IPC: H01L23/48 ,  H01L23/50 ,  H01L21/60

CPC classification number: H01L24/13 ,  H01L2224/0401 ,  H01L2224/05124 ,  H01L2224/05166 ,  H01L2224/05572 ,  H01L2224/05664 ,  H01L2224/13 ,  H01L2224/13005 ,  H01L2224/13006 ,  H01L2224/13027 ,  H01L2224/13099 ,  H01L2224/14104 ,  H01L2924/01004 ,  H01L2924/01005 ,  H01L2924/01006 ,  H01L2924/01013 ,  H01L2924/01022 ,  H01L2924/01029 ,  H01L2924/01033 ,  H01L2924/01046 ,  H01L2924/01074 ,  H01L2924/01078 ,  H01L2924/01079 ,  H01L2924/01082 ,  H01L2924/01322 ,  H01L2924/14 ,  H01L2924/181 ,  H01L2924/207 ,  H01L2924/00 ,  H01L2924/00012 ,  H01L2924/00014

Abstract: 本发明提供一种新构造的凸极的半导体器件，该装置的内引线表面的镀锡层与凸出电极进行反应所形成的Au-sn等的合金不会达到钝化开口部分的底面。钝化开口部分9的中心被配置为比凸出电极5的中心更靠近半导体衬底中心。更靠近内引线的顶端而远离外引线。通过采用该办法，就可以防止因内引线的镀锡层与凸出电极的金属发生反应而生成的Au-Sn等的合金达到钝化开口部分的底部而无需改变凸出电极5的高度或钝化开口部分9的尺寸。

公开(公告)号：CN1292475C

公开(公告)日：2006-12-27

申请号：CN02108720.2

申请日：2002-03-29

Applicant: 株式会社东芝

Inventor： 舩仓宽 ,  细美英一 ,  小盐康弘 ,  长冈哲也 ,  永野顺也 ,  大井田充 ,  福田昌利 ,  黑须笃 ,  河合薰 ,  山方修武

IPC: H01L23/14 ,  H01L23/28 ,  H01L23/48 ,  H01L21/50

CPC classification number: H01L23/49894 ,  H01L23/3121 ,  H01L24/48 ,  H01L2224/16225 ,  H01L2224/45144 ,  H01L2224/48091 ,  H01L2224/48227 ,  H01L2224/48228 ,  H01L2924/00014 ,  H01L2924/01019 ,  H01L2924/01079 ,  H01L2924/181 ,  H01L2924/00 ,  H01L2924/00012 ,  H01L2224/0401 ,  H01L2224/45099 ,  H01L2224/45015 ,  H01L2924/207

Abstract: 半导体封装具备：封装基材；在上述封装基材上边形成，在往别的装置上安装时使用的安装端子；在上述封装基材上边形成，与上述安装端子电连的布线层；装载在上述封装基材上边，与上述布线层电连的半导体芯片；在上述布线层与模铸树脂层之间和在上述封装基材与模铸树脂层之间形成的低弹性树脂层；密封上述封装基材、上述布线层、上述半导体芯片和上述低弹性树脂层的模铸树脂层，上述低弹性树脂层的弹性模量E比上述模铸树脂层的弹性模量E低。

公开(公告)号：CN1855475A

公开(公告)日：2006-11-01

申请号：CN200610073630.7

申请日：2006-04-13

Applicant: 株式会社东芝 ,  国际商业机器公司

Inventor： 细美英一 ,  保罗·M.·哈维

IPC: H01L25/00 ,  H01L25/16 ,  H01L23/488 ,  H01L21/60 ,  H03K5/1254

CPC classification number: H01L23/50 ,  H01L23/13 ,  H01L23/49838 ,  H01L23/562 ,  H01L2924/0002 ,  H01L2924/15311 ,  H01L2924/19106 ,  H01L2924/3511 ,  H05K1/0231 ,  H05K1/182 ,  H05K2201/09072 ,  H05K2201/1053 ,  H05K2201/10734 ,  H01L2924/00

Abstract: 一种减少集成电路中的开关噪声的系统和方法。在一个实施例中，去耦电容器从在其上制造集成电路片的衬底的底面与集成电路连接。以较高的密集度把去耦电容器布置在集成电路的“过热点”区域中，而不是均匀分布。在一个实施例中，去耦电容器和其中安装集成电路的电路板中的对应孔被这样布置，使得电路板向集成电路的中央部分提供支持，从而防止集成电路弯曲而脱离吸热器/散热器。在一个实施例中，过热点中的连接集成电路内的不同接地面和/或电源面的通孔的密集度高于其它区域中的通孔的密集度。

公开(公告)号：CN100505243C

公开(公告)日：2009-06-24

申请号：CN200610073630.7

申请日：2006-04-13

Applicant: 株式会社东芝 ,  国际商业机器公司

Inventor： 细美英一 ,  保罗·M.·哈维

IPC: H01L25/00 ,  H01L25/16 ,  H01L23/488 ,  H01L21/60 ,  H03K5/1254

CPC classification number: H01L23/50 ,  H01L23/13 ,  H01L23/49838 ,  H01L23/562 ,  H01L2924/0002 ,  H01L2924/15311 ,  H01L2924/19106 ,  H01L2924/3511 ,  H05K1/0231 ,  H05K1/182 ,  H05K2201/09072 ,  H05K2201/1053 ,  H05K2201/10734 ,  H01L2924/00

Abstract: 一种减少集成电路中的开关噪声的系统和方法。在一个实施例中，去耦电容器从在其上制造集成电路片的衬底的底面与集成电路连接。以较高的密集度把去耦电容器布置在集成电路的“过热点”区域中，而不是均匀分布。在一个实施例中，去耦电容器和其中安装集成电路的电路板中的对应孔被这样布置，使得电路板向集成电路的中央部分提供支持，从而防止集成电路弯曲而脱离吸热器/散热器。在一个实施例中，过热点中的连接集成电路内的不同接地面和/或电源面的通孔的密集度高于其它区域中的通孔的密集度。

公开(公告)号：CN1385900A

公开(公告)日：2002-12-18

申请号：CN02108720.2

申请日：2002-03-29

Applicant: 株式会社东芝

Inventor： 舩仓宽 ,  细美英一 ,  小盐康弘 ,  长冈哲也 ,  永野顺也 ,  大井田充 ,  福田昌利 ,  黑须笃 ,  河合薰 ,  山方修武

IPC: H01L23/14 ,  H01L23/28 ,  H01L23/48 ,  H01L21/50

CPC classification number: H01L23/49894 ,  H01L23/3121 ,  H01L24/48 ,  H01L2224/16225 ,  H01L2224/45144 ,  H01L2224/48091 ,  H01L2224/48227 ,  H01L2224/48228 ,  H01L2924/00014 ,  H01L2924/01019 ,  H01L2924/01079 ,  H01L2924/181 ,  H01L2924/00 ,  H01L2924/00012 ,  H01L2224/0401 ,  H01L2224/45099 ,  H01L2224/45015 ,  H01L2924/207

Abstract: 半导体封装具备:封装基材;在上述封装基材上边形成,在往别的装置上安装时使用的安装端子;在上述封装基材上边形成,与上述安装端子电连的布线层;装载在上述封装基材上边,与上述布线层电连的半导体芯片;在上述布线层与模铸树脂层之间和在上述封装基材与模铸树脂层之间形成的低弹性树脂层;密封上述封装基材、上述布线层、上述半导体芯片和上述低弹性树脂层的模铸树脂层,上述低弹性树脂层的弹性模量E比上述模铸树脂层的弹性模量E低。

公开(公告)号：CN1132934A

公开(公告)日：1996-10-09

申请号：CN95119213.2

申请日：1995-11-10

Applicant: 株式会社东芝

Inventor： 细美英一 ,  田洼知章 ,  田泽浩 ,  柴崎康司

IPC: H01L23/48 ,  H01L23/50 ,  H01L21/60

CPC classification number: H01L24/13 ,  H01L2224/0401 ,  H01L2224/05124 ,  H01L2224/05166 ,  H01L2224/05572 ,  H01L2224/05664 ,  H01L2224/13 ,  H01L2224/13005 ,  H01L2224/13006 ,  H01L2224/13027 ,  H01L2224/13099 ,  H01L2224/14104 ,  H01L2924/01004 ,  H01L2924/01005 ,  H01L2924/01006 ,  H01L2924/01013 ,  H01L2924/01022 ,  H01L2924/01029 ,  H01L2924/01033 ,  H01L2924/01046 ,  H01L2924/01074 ,  H01L2924/01078 ,  H01L2924/01079 ,  H01L2924/01082 ,  H01L2924/01322 ,  H01L2924/14 ,  H01L2924/181 ,  H01L2924/207 ,  H01L2924/00 ,  H01L2924/00012 ,  H01L2924/00014

Abstract: 本发明提供一种新构造的凸极的半导体装置，该装置的内引线表面的镀锡层与凸出电极进行反应所形成的Au-Sn等的合金不会达到钝化开口部分的底面。钝化开口部分9的中心被配置为比凸出电极5的中心更靠近半导体基板中心。更靠近内引线的顶端而远离外引线。通过采用该办法，就可以防止因内引线的镀锡层与凸出电极的金属发生反应而生成的Au-Sn等的合金达到钝化开口部分的底部而无需改变凸出电极5的高度或钝化开口部分9的尺寸。

公开(公告)号：CN101075155A

公开(公告)日：2007-11-21

申请号：CN200710008089.6

申请日：2007-02-09

Applicant: 株式会社东芝

Inventor： 细美英一

IPC: G06F1/32 ,  G01R19/00

CPC classification number: G06F1/3203 ,  G06F1/3296 ,  H01L2924/0002 ,  Y02D10/172 ,  H01L2924/00

Abstract: 公开了一种获得半导体封装中的小片上电压的更加准确的测量的系统和方法。这些系统和方法可以在小片上使用两个或更多电压检测器来获得多个位置处检测的一组电压。接着可以处理这些检测的电压以产生该小片的代表电压。这种代表电压接着可以被用于控制对该半导体器件的供电。

公开(公告)号：CN105428340A

公开(公告)日：2016-03-23

申请号：CN201510147871.0

申请日：2015-03-31

Applicant: 株式会社东芝

Inventor： 细美英一

IPC: H01L25/00 ,  H01L23/498 ,  H01L23/48 ,  H01L23/488 ,  H01L21/60

CPC classification number: H01L24/97 ,  H01L21/561 ,  H01L21/568 ,  H01L21/6835 ,  H01L21/76898 ,  H01L23/3128 ,  H01L23/481 ,  H01L24/16 ,  H01L24/32 ,  H01L24/45 ,  H01L24/48 ,  H01L25/18 ,  H01L2221/68327 ,  H01L2221/6834 ,  H01L2224/0401 ,  H01L2224/04042 ,  H01L2224/131 ,  H01L2224/16147 ,  H01L2224/16227 ,  H01L2224/16235 ,  H01L2224/16237 ,  H01L2224/2919 ,  H01L2224/32145 ,  H01L2224/32225 ,  H01L2224/45144 ,  H01L2224/45147 ,  H01L2224/48148 ,  H01L2224/48227 ,  H01L2224/48235 ,  H01L2224/48237 ,  H01L2224/73265 ,  H01L2224/81005 ,  H01L2224/83005 ,  H01L2224/83192 ,  H01L2224/85005 ,  H01L2224/97 ,  H01L2924/1431 ,  H01L2924/1434 ,  H01L2924/15311 ,  H01L2924/181 ,  H01L2224/81 ,  H01L2224/83 ,  H01L2224/85 ,  H01L2924/00012 ,  H01L2924/00014 ,  H01L2924/00 ,  H01L2924/014

Abstract: 根据实施方式，提供一种具有第1半导体芯片和第2半导体芯片的半导体装置。第2半导体芯片搭载在第1半导体芯片的背面。第1半导体芯片具有基板、背面布线、多层布线、贯通电极和表面电极。背面布线设在基板的背面上。背面布线电连接着第2半导体芯片的端子。多层布线设在基板的表面上。贯通电极经由基板将背面布线及多层布线电连接。表面电极设在多层布线之上。表面电极电连接在多层布线上。

公开(公告)号：CN1855454A

公开(公告)日：2006-11-01

申请号：CN200610077096.7

申请日：2006-04-26

Applicant: 株式会社东芝

Inventor： 细美英一

IPC: H01L23/34 ,  H01L23/498 ,  H01L23/64 ,  H01L21/48 ,  H01L21/60

CPC classification number: H01L23/467 ,  H01L23/3675 ,  H01L2924/0002 ,  H01L2924/3011 ,  H01L2924/00

Abstract: 本发明提供用于半导体封装体的结构的系统和方法，该系统和方法显著地减少在上述封装体基片上的部件对上述半导体封装体内的信号迹线的阻抗的影响。上述系统和方法可容许将一个或多个部件放置在上述半导体封装体上的任何地方，同时仍然使这些部件对上述半导体封装体的封装体基片内的在这些部件的下方的信号迹线的阻抗的影响为最小。特别是，这些系统和方法可能在带有排气孔的半导体封装体中是有用的，使得上述半导体封装体中的一个排气孔或多个排气孔的配置不影响在上述排气孔的下方的信号迹线。这样，可将适用于在该区域的剩余的部分的信号迹线的设计规则应用于在上述排气孔的下方存在的任何信号迹线。