公开(公告)号：CN1242485C

公开(公告)日：2006-02-15

申请号：CN03156110.1

申请日：2003-08-29

Applicant: 富士通株式会社

Inventor： 斋藤仁

IPC: H01L27/10 ,  H01L27/115 ,  H01L29/78 ,  H01L21/82

CPC classification number: H01L21/76229 ,  H01L27/105 ,  H01L27/11526 ,  H01L27/11543 ,  H01L27/11546

Abstract: 本发明涉及一种半导体器件及制造该半导体器件的方法。在半导体衬底上形成衬垫氧化膜和氮化硅膜。接着，在图案化氮化硅膜之后，通过腐蚀衬垫氧化膜和衬底，在第一区域中形成第一沟槽，在第二区域中形成第二沟槽。之后，在用抗蚀剂保护第二区域的同时，通过对第一区域衬垫氧化膜进行侧腐蚀，在衬底和氮化硅膜之间形成间隙。随后，第一和第二沟槽的内表面被氧化。此时，相对大量的氧化剂(氧气)被提供给第一沟槽的顶部边缘部分，衬底拐角的曲率增大。

公开(公告)号：CN1532842A

公开(公告)日：2004-09-29

申请号：CN200410030106.2

申请日：2004-03-19

Applicant: 富士通株式会社

Inventor： 斋藤仁

IPC: G11C11/22 ,  G11C29/00

CPC classification number: G11C7/14

Abstract: 本发明涉及一种非易失性铁电存储器的半导体器件。该存储器的构造包括：多个用于存储的铁电电容器，其中，每个铁电电容器的一端通过开关晶体管连接到多条第一位线的每一条；第一板线，连接到该用于存储的铁电电容器的其他端；用于参考的第一铁电电容器，其中，每个铁电电容器的一端通过第一n沟道MOS晶体管连接到一第二位线；一第二板线，连接到该用于参考的第一铁电电容器的其他端；以及一p沟道MOS晶体管，连接到该第二板线。

公开(公告)号：CN100429744C

公开(公告)日：2008-10-29

申请号：CN200510092678.8

申请日：2005-08-19

Applicant: 富士通株式会社

Inventor： 永井孝一 ,  斋藤仁 ,  菅原薰 ,  高桥诚 ,  工藤正仁 ,  浅井一弘 ,  宫崎幸正 ,  佐藤胜广 ,  西乡薰

IPC: H01L21/00 ,  H01L21/314

Abstract: 本发明提供一种半导体器件及其制造方法。在形成铁电电容器之后，形成与铁电电容器连接的Al布线(导电焊盘)。然后，在Al布线周围形成氧化硅膜和氮化硅膜。随后，形成Al2O3膜，作为抑制水分渗入到氧化硅膜中的防渗膜。

公开(公告)号：CN1489214A

公开(公告)日：2004-04-14

申请号：CN03156110.1

申请日：2003-08-29

Applicant: 富士通株式会社

Inventor： 斋藤仁

IPC: H01L27/10 ,  H01L27/115 ,  H01L29/78 ,  H01L21/82

CPC classification number: H01L21/76229 ,  H01L27/105 ,  H01L27/11526 ,  H01L27/11543 ,  H01L27/11546

Abstract: 本发明涉及一种半导体器件及制造该半导体器件的方法。在半导体衬底上形成衬垫氧化膜和氮化硅膜。接着，在图案化氮化硅膜之后，通过腐蚀衬垫氧化膜和衬底，在第一区域中形成第一沟槽，在第二区域中形成第二沟槽。之后，在用抗蚀剂保护第二区域的同时，通过对第一区域衬垫氧化膜进行侧腐蚀，在衬底和氮化硅膜之间形成间隙。随后，第一和第二沟槽的内表面被氧化。此时，相对大量的氧化剂(氧气)被提供给第一沟槽的顶部边缘部分，衬底拐角的曲率增大。

公开(公告)号：CN101051627A

公开(公告)日：2007-10-10

申请号：CN200710104102.8

申请日：2003-04-24

Applicant: 富士通株式会社

Inventor： 和泉宇俊 ,  斋藤仁 ,  佐次田直也 ,  西乡薰 ,  永井孝一

IPC: H01L23/00 ,  H01L23/485 ,  H01L23/522 ,  H01L21/60 ,  H01L21/768 ,  H01L21/314

CPC classification number: H01L2924/0002 ,  H01L2924/00

Abstract: 在半导体基板上形成半导体元件后，在上述半导体元件的上方形成一个或两个以上的配线层。接着，在最上配线层的上方形成防止水分进入到其下层侧的水分进入防止膜。并且，在上述水分进入防止膜的上方，形成与上述半导体元件连接的焊盘按照这样的方法，可以更可靠地防止水分进入半导体元件中。

公开(公告)号：CN1873962A

公开(公告)日：2006-12-06

申请号：CN200510099898.3

申请日：2005-09-09

Applicant: 富士通株式会社

Inventor： 斋藤仁

IPC: H01L23/48 ,  H01L21/60 ,  H01L21/28

Abstract: 本发明提供一种半导体元件及其制造方法。在半导体元件中，如果在接合垫内产生裂缝，该裂缝不会扩散到半导体元件内。在该半导体元件的表面上设有电极。在该半导体元件的内部形成布线层。导电层与该布线层分离地形成，以形成该电极的表面。由导电材料形成多个柱状构件，它们在布线层与导电层之间延伸且相互邻近地排列。由所述多个柱状构件之间填充的绝缘材料形成绝缘层。框架构件在布线层与导电层之间延伸，以将多个柱状构件和绝缘层包围在一起。

公开(公告)号：CN1841647A

公开(公告)日：2006-10-04

申请号：CN200510092678.8

申请日：2005-08-19

Applicant: 富士通株式会社

Inventor： 永井孝一 ,  斋藤仁 ,  菅原薰 ,  高桥诚 ,  工藤正仁 ,  浅井一弘 ,  宫崎幸正 ,  佐藤胜广 ,  西乡薰

IPC: H01L21/00 ,  H01L21/314

Abstract: 本发明提供一种半导体器件及其制造方法。在形成铁电电容器之后，形成与铁电电容器连接的Al布线(导电焊盘)。然后，在Al布线周围形成氧化硅膜和氮化硅膜。随后，形成Al2O3膜，作为抑制水分渗入到氧化硅膜中的防渗膜。

公开(公告)号：CN100362660C

公开(公告)日：2008-01-16

申请号：CN03825573.1

申请日：2003-04-24

Applicant: 富士通株式会社

Inventor： 和泉宇俊 ,  斋藤仁 ,  佐次田直也 ,  西乡薰 ,  永井孝一

IPC: H01L27/105 ,  H01L27/108 ,  H01L21/8242 ,  H01L21/8232

CPC classification number: H01L23/3192 ,  H01L21/76829 ,  H01L27/11502 ,  H01L27/11507 ,  H01L28/57 ,  H01L2924/0002 ,  H01L2924/19041 ,  H01L2924/00

Abstract: 在形成强电介质电容器(23)后，通过高密度等离子CVD法或常压CVD法形成表面的倾斜度小的绝缘膜(24)。然后在绝缘膜(24)上形成氧化铝膜(25)。按照这样的方法，不会发生氧化膜(25)的覆盖范围低的问题，并且可以确实保护强电介质电容器(23)。

公开(公告)号：CN1714452A

公开(公告)日：2005-12-28

申请号：CN03825573.1

申请日：2003-04-24

Applicant: 富士通株式会社

Inventor： 和泉宇俊 ,  斋藤仁 ,  佐次田直也 ,  西乡薰 ,  永井孝一

IPC: H01L27/105 ,  H01L27/108 ,  H01L21/8242

CPC classification number: H01L23/3192 ,  H01L21/76829 ,  H01L27/11502 ,  H01L27/11507 ,  H01L28/57 ,  H01L2924/0002 ,  H01L2924/19041 ,  H01L2924/00

Abstract: 在形成强电介质电容器(23)后，通过高密度等离子CVD法或常压CVD法形成表面的倾斜度小的绝缘膜(24)。然后在绝缘膜(24)上形成氧化铝膜(25)。按照这样的方法，不会发生氧化膜(25)的覆盖范围低的问题，并且可以确实保护强电介质电容器(23)。