-
公开(公告)号：CN102938417B
公开(公告)日：2015-12-02
申请号：CN201210339050.3
申请日：2012-09-14
Applicant: 哈尔滨工程大学
Abstract: 本发明涉及MOS器件版图边缘设计领域，具体涉及一种应用在低、中压器件中沟槽结构同终端结构连通的分裂栅型沟槽功率MOS器件。本发明的分裂栅型沟槽功率MOS器件，有源区中沟槽结构同终端结构连通，有源区中的台面是两端为半圆形的长条结构，半圆形的直径同台面宽度相同。本发明中分裂栅沟槽功率MOS器件为沟槽包围台面结构，这样可以保证器件的有源区台面结构一致，优化器件内台面结构中的电场分布，从而整体上提高分裂栅型沟槽功率MOS器件的击穿电压。
-
公开(公告)号：CN102903757B
公开(公告)日：2015-07-22
申请号：CN201210407235.3
申请日：2012-10-23
Applicant: 哈尔滨工程大学
IPC: H01L29/78 , H01L29/06 , H01L21/336
Abstract: 本发明提供的是一种利用侧墙工艺的SOI MOSFET体接触形成方法。包括一个经过刻蚀形成底层半导体衬底1；在底层半导体衬底（1）上的左面隐埋氧化层6（A）和右面隐埋氧化层6（B）；顶部硅膜（7）；在顶部硅膜（7）上生长栅氧化层（8）；一个位于栅氧化层（8）上的多晶硅栅极（9）；其特征是：体接触（11）引出端位于两个处在不同高度的底层半导体衬底（1）水平面之间。本发明提供一种能够将中性体区中多余的空穴导出，实现抗浮体效应，同时还防止自加热效应的产生的SOI MOSFET体接触结构；还提供一种简化制造流程，降低制作成本，提高器件可靠性的SOI MOSFET体接触结构的形成方法。
-
公开(公告)号：CN103928560A
公开(公告)日：2014-07-16
申请号：CN201410177611.3
申请日：2014-04-29
Applicant: 哈尔滨工程大学
IPC: H01L31/09 , H01L27/146
CPC classification number: H01L27/1463 , H01L27/14603
Abstract: 本发明涉及一种应用在粒子探测器、辐射探测器中的辐射探测器像素结构。传感器电荷收集电极为三维电极由重掺杂硅沟槽构成，每个像素电极由硅深沟槽结构隔离开，传感器电荷收集电极和像素隔离都为深沟槽结构，且相等深度。传感器电荷收集电极和衬底硅杂质类型相反，即收集电极为P型，衬底硅为N型；收集电极为N型，衬底硅为P型；收集电极中杂质浓度要比衬底硅浓度大6～7个数量级。本发明提出了一种辐射探测器像素结构，有效提高像素对电荷的收集效率，改善了电荷收集时间，屏蔽了像素间串扰噪声，且降低了传感器反偏电压，以及像素级功耗。
-
公开(公告)号：CN103594523A
公开(公告)日：2014-02-19
申请号：CN201310547265.9
申请日：2013-11-07
Applicant: 哈尔滨工程大学
IPC: H01L29/872
CPC classification number: H01L29/872 , H01L29/0634
Abstract: 本发明公开了一种双层超结肖特基二极管，其中，功率肖特基器件的漂移区采用双层超结结构，通过该结构，在不明显损失器件正向特性的前提下，很好改善了普通超结肖特基二极管的反向击穿特性与电荷不平衡之间的关系，而且极大的改善了器件的反向恢复特性，降低了器件的输出电容，有效地降低了器件的功耗。
-
公开(公告)号：CN102903757A
公开(公告)日：2013-01-30
申请号：CN201210407235.3
申请日：2012-10-23
Applicant: 哈尔滨工程大学
IPC: H01L29/78 , H01L29/06 , H01L21/336
Abstract: 本发明提供的是一种利用侧墙工艺的SOI MOSFET体接触形成方法。包括一个经过刻蚀形成底层半导体衬底1；在底层半导体衬底（1）上的左面隐埋氧化层6（A）和右面隐埋氧化层6（B）；顶部硅膜（7）；在顶部硅膜（7）上生长栅氧化层（8）；一个位于栅氧化层（8）上的多晶硅栅极（9）；其特征是：体接触（11）引出端位于两个处在不同高度的底层半导体衬底（1）水平面之间。本发明提供一种能够将中性体区中多余的空穴导出，实现抗浮体效应，同时还防止自加热效应的产生的SOI MOSFET体接触结构；还提供一种简化制造流程，降低制作成本，提高器件可靠性的SOI MOSFET体接触结构的形成方法。
-
Patent Agency Ranking
-
公开(公告)号：CN103594377A
公开(公告)日：2014-02-19
申请号：CN201310563620.1
申请日：2013-11-14
Applicant: 哈尔滨工程大学
IPC: H01L21/336
CPC classification number: H01L29/66848 , H01L21/28 , H01L29/401
Abstract: 本发明公开了一种集成肖特基分裂栅型功率MOS器件的制造方法，利用6次掩模版完成了一种集成肖特基分裂栅型功率MOS器件的制作。对比传统的分裂栅型沟槽功率MOS器件制造工艺，本发明提出的集成肖特基分裂栅型功率MOS器件的制造方法，能够减少工艺步骤及工艺难度。
-
公开(公告)号：CN103247538A
公开(公告)日：2013-08-14
申请号：CN201310141293.0
申请日：2013-04-22
Applicant: 哈尔滨工程大学
IPC: H01L21/336 , H01L21/28
Abstract: 本发明涉及沟槽功率MOS器件的版图设计领域，特别涉及一种用七次光刻来实现集成肖特基分裂栅型沟槽功率MOS器件。本发明包括P-离子注入掩膜版，沟槽刻蚀掩膜版，保护栅结构回刻蚀阻挡掩膜版，P+离子注入掩膜版，电极接触孔掩膜版，金属分离刻蚀掩膜版，光刻压焊点掩膜版。由单个台面结构边缘向内依次是电极接触孔掩膜版、P-离子注入掩膜版、P+离子注入掩膜版。N+离子注入与P-离子注入共用同一掩膜版，减少掩膜版的制作成本。器件内的台面结构由沟槽结构包围，且台面结构为规则条状结构，从而降低因台面结构复杂而因此的电场集中效应，从而提升器件的整体击穿电压。
-
公开(公告)号：CN102938417A
公开(公告)日：2013-02-20
申请号：CN201210339050.3
申请日：2012-09-14
Applicant: 哈尔滨工程大学
Abstract: 本发明涉及MOS器件版图边缘设计领域，具体涉及一种应用在低、中压器件中沟槽结构同终端结构连通的分裂栅型沟槽功率MOS器件。本发明的分裂栅型沟槽功率MOS器件，有源区中沟槽结构同终端结构连通，有源区中的台面是两端为半圆形的长条结构，半圆形的直径同台面宽度相同。本发明中分裂栅沟槽功率MOS器件为沟槽包围台面结构，这样可以保证器件的有源区台面结构一致，优化器件内台面结构中的电场分布，从而整体上提高分裂栅型沟槽功率MOS器件的击穿电压。
-
公开(公告)号：CN102005478A
公开(公告)日：2011-04-06
申请号：CN201010282581.4
申请日：2010-09-16
Applicant: 哈尔滨工程大学
Abstract: 本发明提供的是一种集成肖特基整流器的栅增强功率MOSFET器件。包括由漂移区101、漏区102、场氧化层103、栅电极104、沟道区105和源电极106构成的晶体管。源电极106延伸到漂移区101、并与漂移区101形成肖特基接触。本发明可在不牺牲器件耐压的前提下，减少栅增强UMOS晶体管结构器件的反向恢复时间。本发明与常规UMOS晶体管工艺兼容，具有很强的可实施性，更易满足功率电子系统的应用要求。
-
-
-
-
-
-
-
-
-
Search Results
29
records
(took 0.026 seconds)
