公开(公告)号：CN101409283B

公开(公告)日：2010-12-15

申请号：CN200810098183.X

申请日：2008-05-26

Applicant: 台湾积体电路制造股份有限公司

Inventor： 张家龙 ,  鲁定中 ,  陈家逸 ,  吴忆鲁

IPC: H01L27/02 ,  H01L27/06 ,  H01L27/108 ,  H01L27/12

CPC classification number: H01L27/11568 ,  H01L23/5223 ,  H01L27/0629 ,  H01L27/105 ,  H01L28/60 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 本发明涉及一种半导体结构，包括具有增大的电容量与改善的电性的电容。该半导体结构包含有一衬底和位于此衬底的一电容。该电容包含有一第一材料层，该第一材料层包含有一第一电容电极和一第二电容电极，其中第一电容电极由含金属材料所形成且未含有多晶硅。该半导体结构还包含有一金属氧化物半导体(MOS)组件，该金属氧化物半导体组件包含有位于衬底上的一栅极电介质层，以及位于此栅极电介质层上的一含金属栅极电极，其中该含金属栅极电极由与第一电容电极相同的材料与厚度所形成。

公开(公告)号：CN101308813A

公开(公告)日：2008-11-19

申请号：CN200710199881.4

申请日：2007-12-14

Applicant: 台湾积体电路制造股份有限公司

Inventor： 普翰屏 ,  楼百尧 ,  王宗鼎 ,  萧景文 ,  卿恺明 ,  郭正铮 ,  邱文智 ,  鲁定中 ,  侯上勇

IPC: H01L21/78 ,  H01L21/50

CPC classification number: H01L21/78 ,  H01L2224/05001 ,  H01L2224/05022 ,  H01L2224/05023 ,  H01L2224/051 ,  H01L2224/05572 ,  H01L2224/056 ,  H01L2224/11 ,  H01L2924/00014

Abstract: 本发明涉及一种元件的制造方法。提供基底，包括多个芯片，芯片间是以切割线区域分隔，其中基底上至少形成一结构层。以黄光光刻和蚀刻工艺移除切割线区域中的部分结构层，形成多个开口。沿着切割线区域切割基底。在另一个实施例中，提供第一基底，其中第一基底上至少形成第一结构层。图形化第一结构层，于第一切割线区域中形成多个第一开口。提供第二基底，其中第二基底上至少形成第二结构层。图形化第二结构层，于第二切割线区域中形成多个第二开口。接合第一基底和第二基底，形成堆叠结构。沿着第一切割线区域和第二切割线区域切割堆叠结构。本发明提出的半导体元件的制造方法可减少切割工艺产生的剥离、崩缺或脱层等问题，改善生产合格率。

公开(公告)号：CN1949502A

公开(公告)日：2007-04-18

申请号：CN200610074383.2

申请日：2006-04-14

Applicant: 台湾积体电路制造股份有限公司

Inventor： 鲁定中 ,  陈学忠

IPC: H01L23/532

CPC classification number: H01L21/76835 ,  H01L21/76807 ,  H01L21/76814 ,  H01L21/76826 ,  H01L21/76829 ,  H01L21/76831

Abstract: 本发明提供一种半导体装置，包括：基底；第一介电层位于上述基底上，其介电常数小于2.7；及第二介电层，位于上述第一介电层上；介层孔，位于上述第一介电层中；导线，填满于上述沟槽开口内，该导线并电性连接上述介层孔；第三介电层，位于上述第二介电层和上述导线之间；以及第四介电层，位于上述第二介电层上。上述第二介电层优选为具有超低介电常数的多孔性介电层材料，上述第二介电层的第二介电常数小于上述第一介电常数、上述第三介电常数、以及上述第四介电常数。本发明可有效的降低介电层的寄生电容值引发的信号延迟，并且可利用超低介电常数及较高介电常数的介电层材料的组合以提升其机械硬度。

公开(公告)号：CN1825562A

公开(公告)日：2006-08-30

申请号：CN200610002365.3

申请日：2006-01-27

Applicant: 台湾积体电路制造股份有限公司

Inventor： 鲁定中 ,  曾鸿辉 ,  章勋明

IPC: H01L21/768

CPC classification number: H01L21/76831 ,  H01L21/02063 ,  H01L21/02101 ,  H01L21/76814 ,  H01L21/76825 ,  H01L21/76826 ,  H01L21/76843

Abstract: 一种半导体元件之制造方法，其利用超临界流体，如二氧化碳(CO2)，来清洁形成于含硅介电材料层中之开口，并移除用以制造开口之蚀刻工艺中所产生之有机聚合残余物。上述之开口可为接触窗开口、介层窗开口或其它开口，且开口之剖面面积可小于0.2平方微米或0.1平方微米。于利用超临界流体进行清洁后，利用原子层化学气相沉积工艺来形成薄阻障层于开口中。形成导电材料层于阻障层上，用以提供超大规模集成电路(VLSI)元件具增进之接触电阻的接触结构。

公开(公告)号：CN101533838A

公开(公告)日：2009-09-16

申请号：CN200810192971.5

申请日：2008-12-31

Applicant: 台湾积体电路制造股份有限公司

Inventor： 张家龙 ,  叶名世 ,  陈家逸 ,  鲁定中

IPC: H01L27/04 ,  H01L23/522

CPC classification number: H01L23/5223 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 一种结合气隙和金属－氧化物－金属(MOM)电容器的集成电路结构被揭示。集成电路结构包括：半导体衬底；覆盖在半导体衬底之上的第一金属化层；在第一金属化层中的第一金属结构；覆盖在第一金属化层之上的第二金属化层；在第二金属化层中的第二金属结构，其中，第一和第二金属结构为非电容器结构；MOM电容器，它在第一和第二金属化层中的至少一个中具有一个区域；和，在第一金属化层中的、在第一金属结构之间的一个气隙。

公开(公告)号：CN1963673A

公开(公告)日：2007-05-16

申请号：CN200510115208.9

申请日：2005-11-11

Applicant: 台湾积体电路制造股份有限公司

Inventor： 张庆裕 ,  林建宏 ,  林进祥 ,  鲁定中 ,  林本坚

IPC: G03F7/20 ,  H01L21/027

Abstract: 本发明是有关于一种浸润式微影曝光设备及方法，适用于在浸润式微影期间实质消除曝光液体中的微气泡。该设备包括光学系统，可透过光罩而将光投射至晶圆上。光学转移室邻近于上述的光学系统，以装载曝光液体。至少一百万赫级超音波板可动地接合在光学转移室，以在曝光液体中产生音波，并可以消除曝光液体中的微气泡。

公开(公告)号：CN1289965C

公开(公告)日：2006-12-13

申请号：CN200410090287.8

申请日：2004-11-05

Applicant: 台湾积体电路制造股份有限公司

Inventor： 林本坚 ,  鲁定中

IPC: G03F7/00 ,  H01L21/027

CPC classification number: G03F7/70983 ,  G02B1/105 ,  G02B1/111 ,  G02B1/113 ,  G02B1/115 ,  G02B1/14 ,  G02B13/143 ,  G03F7/70341

Abstract: 本发明揭露一种适用于液体浸润式微影制程的接物透镜以及制造此种接物透镜的方法。在一个实施例中，此接物透镜具有多个透镜组件，其中一个组件包括透明基材与抗腐蚀层。此抗腐蚀层形成且邻接于透明基材之上，并且位于微影制程所使用于的液体与透明基材之间，以保护透明基材免于液体的损害。

公开(公告)号：CN104617043A

公开(公告)日：2015-05-13

申请号：CN201510029812.3

申请日：2007-12-14

Applicant: 台湾积体电路制造股份有限公司

Inventor： 普翰屏 ,  楼百尧 ,  王宗鼎 ,  萧景文 ,  卿恺明 ,  郭正铮 ,  邱文智 ,  鲁定中 ,  侯上勇

IPC: H01L21/78 ,  H01L21/50

CPC classification number: H01L21/78 ,  H01L2224/05001 ,  H01L2224/05022 ,  H01L2224/05023 ,  H01L2224/051 ,  H01L2224/05572 ,  H01L2224/056 ,  H01L2224/11 ,  H01L2924/00014

Abstract: 本发明涉及一种元件的制造方法。提供基底，包括多个芯片，芯片间是以切割线区域分隔，其中基底上至少形成一结构层。以黄光光刻和蚀刻工艺移除切割线区域中的部分结构层，形成多个开口。沿着切割线区域切割基底。在另一个实施例中，提供第一基底，其中第一基底上至少形成第一结构层。图形化第一结构层，于第一切割线区域中形成多个第一开口。提供第二基底，其中第二基底上至少形成第二结构层。图形化第二结构层，于第二切割线区域中形成多个第二开口。接合第一基底和第二基底，形成堆叠结构。沿着第一切割线区域和第二切割线区域切割堆叠结构。本发明提出的半导体元件的制造方法可减少切割工艺产生的剥离、崩缺或脱层等问题，改善生产合格率。

公开(公告)号：CN100394581C

公开(公告)日：2008-06-11

申请号：CN200610103903.8

申请日：2006-07-26

Applicant: 台湾积体电路制造股份有限公司

Inventor： 庄建祥 ,  鲁定中

IPC: H01L21/82 ,  H01L27/02

CPC classification number: H01L27/105 ,  H01L21/823481 ,  H01L27/0203

Abstract: 本发明是关于一种降低元件效能不匹配的方法及半导体电路，用以降低因沟槽隔离导致的应力所引起元件不匹配。包括至少一延伸主动区是形成于基底上，其中上述主动区从至少一端延伸，且至少一运算元件设置于至少一主动区上，其中上述延伸主动区具有至少两相邻运算元件栅极之间的两倍长度。本发明所述的降低元件效能不匹配的方法及半导体电路，在高频模拟及数字电路中，可消除浅沟槽隔离边界附近的“沟槽隔离导致的应力效应”，进而消除元件的不匹配并增进效能。

公开(公告)号：CN101060108A

公开(公告)日：2007-10-24

申请号：CN200610140077.4

申请日：2006-10-18

Applicant: 台湾积体电路制造股份有限公司

Inventor： 鲁定中 ,  曾鸿辉 ,  章勋明

IPC: H01L23/522 ,  H01L23/532

CPC classification number: H01L21/76802 ,  H01L21/76807 ,  H01L21/76816 ,  H01L21/76831 ,  H01L23/5226 ,  H01L23/53238 ,  H01L23/53295 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 本发明是有关于一种锚接金属镶嵌结构及其形成方法。此锚接金属镶嵌结构是包覆于一多重密度介电层中，包含一介电层，且具有一开口延伸贯穿此介电层。此介电层包含至少一相对较高密度部分及一相对较低密度部分。相对较低密度部分形成介电层的一主要连续部分。贯穿此介电层的开口于相对较低密度部分比相对较高密度部分具有相对扩大的横向尺寸以形成锚接阶梯结构。