公开(公告)号：CN104617043B

公开(公告)日：2019-04-16

申请号：CN201510029812.3

申请日：2007-12-14

Applicant: 台湾积体电路制造股份有限公司

Inventor： 普翰屏 ,  楼百尧 ,  王宗鼎 ,  萧景文 ,  卿恺明 ,  郭正铮 ,  邱文智 ,  鲁定中 ,  侯上勇

IPC: H01L21/78 ,  H01L21/50

Abstract: 本发明涉及一种元件的制造方法。提供基底，包括多个芯片，芯片间是以切割线区域分隔，其中基底上至少形成一结构层。以黄光光刻和蚀刻工艺移除切割线区域中的部分结构层，形成多个开口。沿着切割线区域切割基底。在另一个实施例中，提供第一基底，其中第一基底上至少形成第一结构层。图形化第一结构层，于第一切割线区域中形成多个第一开口。提供第二基底，其中第二基底上至少形成第二结构层。图形化第二结构层，于第二切割线区域中形成多个第二开口。接合第一基底和第二基底，形成堆叠结构。沿着第一切割线区域和第二切割线区域切割堆叠结构。本发明提出的半导体元件的制造方法可减少切割工艺产生的剥离、崩缺或脱层等问题，改善生产合格率。

公开(公告)号：CN104617043A

公开(公告)日：2015-05-13

申请号：CN201510029812.3

申请日：2007-12-14

Applicant: 台湾积体电路制造股份有限公司

Inventor： 普翰屏 ,  楼百尧 ,  王宗鼎 ,  萧景文 ,  卿恺明 ,  郭正铮 ,  邱文智 ,  鲁定中 ,  侯上勇

IPC: H01L21/78 ,  H01L21/50

CPC classification number: H01L21/78 ,  H01L2224/05001 ,  H01L2224/05022 ,  H01L2224/05023 ,  H01L2224/051 ,  H01L2224/05572 ,  H01L2224/056 ,  H01L2224/11 ,  H01L2924/00014

Abstract: 本发明涉及一种元件的制造方法。提供基底，包括多个芯片，芯片间是以切割线区域分隔，其中基底上至少形成一结构层。以黄光光刻和蚀刻工艺移除切割线区域中的部分结构层，形成多个开口。沿着切割线区域切割基底。在另一个实施例中，提供第一基底，其中第一基底上至少形成第一结构层。图形化第一结构层，于第一切割线区域中形成多个第一开口。提供第二基底，其中第二基底上至少形成第二结构层。图形化第二结构层，于第二切割线区域中形成多个第二开口。接合第一基底和第二基底，形成堆叠结构。沿着第一切割线区域和第二切割线区域切割堆叠结构。本发明提出的半导体元件的制造方法可减少切割工艺产生的剥离、崩缺或脱层等问题，改善生产合格率。

公开(公告)号：CN100470798C

公开(公告)日：2009-03-18

申请号：CN200510077459.2

申请日：2005-06-21

Applicant: 台湾积体电路制造股份有限公司

Inventor： 陈宪伟 ,  蔡豪益 ,  许仕勋 ,  楼百尧

IPC: H01L27/02 ,  H01L21/77

CPC classification number: H01L23/544 ,  H01L2223/5446 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 本发明是有关于一种芯片分离过程中避免损坏的半导体晶片保护结构。该半导体晶片包括一个或多个芯片，每个芯片具有一边界围绕在一集成电路，用以使各芯片彼此分离。一或多个图案单元，配置在邻近芯片的位置，藉此监测制造过程。一种保护结构则配置在芯片和图案单元之间，用以防止将芯片自半导体晶片分离的过程中，对芯片造成损坏。如此，半导体晶片能够避免在一芯片分离过程中造成损坏。

公开(公告)号：CN101308813A

公开(公告)日：2008-11-19

申请号：CN200710199881.4

申请日：2007-12-14

Applicant: 台湾积体电路制造股份有限公司

Inventor： 普翰屏 ,  楼百尧 ,  王宗鼎 ,  萧景文 ,  卿恺明 ,  郭正铮 ,  邱文智 ,  鲁定中 ,  侯上勇

IPC: H01L21/78 ,  H01L21/50

CPC classification number: H01L21/78 ,  H01L2224/05001 ,  H01L2224/05022 ,  H01L2224/05023 ,  H01L2224/051 ,  H01L2224/05572 ,  H01L2224/056 ,  H01L2224/11 ,  H01L2924/00014

Abstract: 本发明涉及一种元件的制造方法。提供基底，包括多个芯片，芯片间是以切割线区域分隔，其中基底上至少形成一结构层。以黄光光刻和蚀刻工艺移除切割线区域中的部分结构层，形成多个开口。沿着切割线区域切割基底。在另一个实施例中，提供第一基底，其中第一基底上至少形成第一结构层。图形化第一结构层，于第一切割线区域中形成多个第一开口。提供第二基底，其中第二基底上至少形成第二结构层。图形化第二结构层，于第二切割线区域中形成多个第二开口。接合第一基底和第二基底，形成堆叠结构。沿着第一切割线区域和第二切割线区域切割堆叠结构。本发明提出的半导体元件的制造方法可减少切割工艺产生的剥离、崩缺或脱层等问题，改善生产合格率。

公开(公告)号：CN1790709A

公开(公告)日：2006-06-21

申请号：CN200510077459.2

申请日：2005-06-21

Applicant: 台湾积体电路制造股份有限公司

Inventor： 陈宪伟 ,  蔡豪益 ,  许仕勋 ,  楼百尧

IPC: H01L27/02 ,  H01L21/77

CPC classification number: H01L23/544 ,  H01L2223/5446 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 本发明是有关于一种晶粒分离过程中避免损坏的半导体晶圆保护结构。该半导体晶圆包括一个或多个晶粒，每个晶粒具有一边界围绕在一集成电路，用以使各晶粒彼此分离。一或多个图案单元，配置在邻近晶粒的位置，藉此监测制造过程。一种保护结构则配置在晶粒和图案单元之间，用以防止将晶粒自半导体晶圆分离的过程中，对晶粒造成损坏。如此，半导体晶圆能够避免在一晶粒分离过程中造成损坏。