公开(公告)号：CN1783494A

公开(公告)日：2006-06-07

申请号：CN200510115701.0

申请日：2005-11-08

Applicant: 台湾积体电路制造股份有限公司

Inventor： 傅宗民 ,  林晃生 ,  韩郁琪 ,  陈宪伟

IPC: H01L27/04 ,  H01L23/544

CPC classification number: H01L23/585 ,  H01L23/544 ,  H01L23/562 ,  H01L2223/5442 ,  H01L2223/5448 ,  H01L2924/0002 ,  H01L2924/13091 ,  H01L2924/00

Abstract: 本发明提供一种半导体晶片，其具有形成于一基底的一集成电路区，并包含置于上述基底且邻近上述集成电路区的至少一晶片角落非电路区、与形成于上述晶片角落非电路区内的至少一查检记号。上述查检记号包含择自激光熔线标记、对准标记、与监控标记的结构。本发明所述半导体晶片，可以使电路布局所需的有效晶片面积最大化。

公开(公告)号：CN1848417A

公开(公告)日：2006-10-18

申请号：CN200610057499.5

申请日：2006-03-17

Applicant: 台湾积体电路制造股份有限公司

Inventor： 姚皓然 ,  范富杰 ,  吴毓瑞 ,  王明义 ,  王祥维 ,  林晃生 ,  陈明贤 ,  薛瑞云

IPC: H01L23/485 ,  H01L23/52 ,  H01L21/28 ,  H01L21/768 ,  H01L21/60

CPC classification number: H01L24/05 ,  H01L24/03 ,  H01L2224/02166 ,  H01L2224/05093 ,  H01L2224/05556 ,  H01L2224/05567 ,  H01L2924/00014 ,  H01L2924/0002 ,  H01L2924/01004 ,  H01L2924/01005 ,  H01L2924/01006 ,  H01L2924/01012 ,  H01L2924/01013 ,  H01L2924/01014 ,  H01L2924/01015 ,  H01L2924/01019 ,  H01L2924/01022 ,  H01L2924/01024 ,  H01L2924/01025 ,  H01L2924/01029 ,  H01L2924/0103 ,  H01L2924/01032 ,  H01L2924/01033 ,  H01L2924/01038 ,  H01L2924/0104 ,  H01L2924/01049 ,  H01L2924/0105 ,  H01L2924/01073 ,  H01L2924/01074 ,  H01L2924/01078 ,  H01L2924/01082 ,  H01L2924/05042 ,  H01L2924/10329 ,  H01L2924/14 ,  H01L2924/19041 ,  H01L2924/19042 ,  H01L2924/19043 ,  H01L2224/05552

Abstract: 本发明提供一种接合垫结构及其形成方法。所述接合垫结构，其包括一顶部介层窗图案。顶部介层窗图案具有至少一第一介层窗组以及与其相邻的至少一第二介层窗组。第一介层窗组具有朝一第一方向延伸的至少两个线型介层窗，而第二介层窗组具有朝不同于第一方向的一第二方向延伸的至少两个线型介层窗。第一介层窗组的线型介层窗不与第二介层窗组的线型介层窗相交。本发明所述接合垫结构及其形成方法，可避免在线型介层窗相交之处具有不良的覆盖率，进而改善可靠度、接合度以及品质控制。

公开(公告)号：CN100463154C

公开(公告)日：2009-02-18

申请号：CN200610057499.5

申请日：2006-03-17

Applicant: 台湾积体电路制造股份有限公司

Inventor： 姚皓然 ,  范富杰 ,  吴毓瑞 ,  王明义 ,  王祥维 ,  林晃生 ,  陈明贤 ,  薛瑞云

IPC: H01L23/485 ,  H01L23/52 ,  H01L21/28 ,  H01L21/768 ,  H01L21/60

CPC classification number: H01L24/05 ,  H01L24/03 ,  H01L2224/02166 ,  H01L2224/05093 ,  H01L2224/05556 ,  H01L2224/05567 ,  H01L2924/00014 ,  H01L2924/0002 ,  H01L2924/01004 ,  H01L2924/01005 ,  H01L2924/01006 ,  H01L2924/01012 ,  H01L2924/01013 ,  H01L2924/01014 ,  H01L2924/01015 ,  H01L2924/01019 ,  H01L2924/01022 ,  H01L2924/01024 ,  H01L2924/01025 ,  H01L2924/01029 ,  H01L2924/0103 ,  H01L2924/01032 ,  H01L2924/01033 ,  H01L2924/01038 ,  H01L2924/0104 ,  H01L2924/01049 ,  H01L2924/0105 ,  H01L2924/01073 ,  H01L2924/01074 ,  H01L2924/01078 ,  H01L2924/01082 ,  H01L2924/05042 ,  H01L2924/10329 ,  H01L2924/14 ,  H01L2924/19041 ,  H01L2924/19042 ,  H01L2924/19043 ,  H01L2224/05552

Abstract: 本发明提供一种接合垫结构及其形成方法。所述接合垫结构，其包括一顶部介层窗图案。顶部介层窗图案具有至少一第一介层窗组以及与其相邻的至少一第二介层窗组。第一介层窗组具有朝一第一方向延伸的至少两个线型介层窗，而第二介层窗组具有朝不同于第一方向的一第二方向延伸的至少两个线型介层窗。第一介层窗组的线型介层窗不与第二介层窗组的线型介层窗相交。本发明所述接合垫结构及其形成方法，可避免在线型介层窗相交之处具有不良的覆盖率，进而改善可靠度、接合度以及品质控制。

公开(公告)号：CN1866520A

公开(公告)日：2006-11-22

申请号：CN200610058459.2

申请日：2006-03-24

Applicant: 台湾积体电路制造股份有限公司

Inventor： 田丽钧 ,  张弥彰 ,  林晃生 ,  韩郁琪

IPC: H01L27/02 ,  H01L23/528 ,  H01L21/82 ,  H01L21/768

CPC classification number: H01L27/118 ,  G03F1/36 ,  H01L27/0207 ,  H01L27/115

Abstract: 本发明提供一种半导体装置及其制造方法、半导体装置结构，所述半导体装置包括具有功能图案的多个层，该半导体装置是至少部分由该功能图案构成。该多个层中至少一层进一步包含非功能图案，其中该非功能图案是于该至少一层的功能图案之邻，以形成该至少一层的一组合图案，使得该组合图案的特征密度更平均。本发明所述半导体装置及其制造方法、半导体装置结构，其非功能图案可平衡功能装置，提供各装置层一个相对来说更一致的元件配置，且进一步增进了特征尺寸的一致性。而且，由于特征可靠性和一致性的改善，也可以使得蚀刻偏差得以减少，进而可以增进装置的整体良率。

公开(公告)号：CN114864506A

公开(公告)日：2022-08-05

申请号：CN202210306481.3

申请日：2022-03-25

Applicant: 台湾积体电路制造股份有限公司

Inventor： 黄善瑜 ,  锺孝文 ,  陈怡伦 ,  林晃生

IPC: H01L23/00 ,  H01L21/762 ,  H01L21/8234

Abstract: 本公开提出一种半导体结构。半导体结构包括两个电路区域；两个内部密封圈，两个内部密封圈中的每一个围绕两个电路区域的一个；一外部密封圈，围绕两个内部密封圈，其中内部密封圈和外部密封圈中的每一个具有一大致上矩形的周边，大致上矩形的周边具有四个内角密封圈结构；四个第一冗余区域，在两个内部密封圈和外部密封圈之间，四个第一冗余区域中的每一个为一大致上梯形形状；以及多个第一虚拟图案，大致上均匀地分布于四个第一冗余区域。

公开(公告)号：CN100539140C

公开(公告)日：2009-09-09

申请号：CN200610058459.2

申请日：2006-03-24

Applicant: 台湾积体电路制造股份有限公司

Inventor： 田丽钧 ,  张弥彰 ,  林晃生 ,  韩郁琪

IPC: H01L27/02 ,  H01L23/528 ,  H01L21/82 ,  H01L21/768

CPC classification number: H01L27/118 ,  G03F1/36 ,  H01L27/0207 ,  H01L27/115

Abstract: 本发明提供一种半导体装置及其制造方法、半导体装置结构，所述半导体装置包括具有功能图案的多个层，该半导体装置是至少部分由该功能图案构成。该多个层中至少一层进一步包含非功能图案，其中该非功能图案是于该至少一层的功能图案之邻，以形成该至少一层的一组合图案，使得该组合图案的特征密度平衡。本发明所述半导体装置及其制造方法、半导体装置结构，其非功能图案可平衡功能装置，提供各装置层一个相对来说更一致的元件配置，且进一步增进了特征尺寸的一致性。而且，由于特征可靠性和一致性的改善，也可以使得蚀刻偏差得以减少，进而可以增进装置的整体良率。

公开(公告)号：CN100382314C

公开(公告)日：2008-04-16

申请号：CN200510115701.0

申请日：2005-11-08

Applicant: 台湾积体电路制造股份有限公司

Inventor： 傅宗民 ,  林晃生 ,  韩郁琪 ,  陈宪伟

IPC: H01L27/04 ,  H01L23/544

CPC classification number: H01L23/585 ,  H01L23/544 ,  H01L23/562 ,  H01L2223/5442 ,  H01L2223/5448 ,  H01L2924/0002 ,  H01L2924/13091 ,  H01L2924/00

Abstract: 本发明提供一种半导体芯片，其具有形成于一衬底的一集成电路区，并包含置于上述衬底且邻近上述集成电路区的至少一芯片角落非电路区、与形成于上述芯片角落非电路区内的至少一查检记号。上述查检记号包含选自激光熔线标记、对准标记、与监控标记的结构。本发明所述半导体芯片，可以使电路布局所需的有效芯片面积最大化。

公开(公告)号：CN219626643U

公开(公告)日：2023-09-01

申请号：CN202320695692.0

申请日：2023-03-31

Applicant: 台湾积体电路制造股份有限公司

Inventor： 黄善瑜 ,  陈怡伦 ,  林晃生

IPC: H01L23/31

Abstract: 一种半导体结构，包括一第一电路区域；一第一内密封环至少部分围绕第一电路区域；以及一外密封环至少部分围绕第一内密封环。外密封环包括一第一角部以及位于第一角部处的大致三角形的一角部密封环(CSR)结构。第一内密封环包括与角部密封环结构相邻并间隔开的一第二角部。半导体结构还包括一第一区域，位于第一角部的一第一边和第二角部的一第一边之间，第二角部的第一边平行于第一角部的第一边，以及多个功能图案位于第一区域中。

公开(公告)号：CN220569676U

公开(公告)日：2024-03-08

申请号：CN202321498936.2

申请日：2023-06-13

Applicant: 台湾积体电路制造股份有限公司

Inventor： 黄善瑜 ,  陈怡伦 ,  林晃生

IPC: H01L23/535 ,  H01L23/48 ,  H01L23/31 ,  H01L25/065

Abstract: 本公开实施例提供一种半导体装置及晶片级结构。在半导体装置中，第一裸片包括多个第一晶体管，第一密封环在俯视图中围绕第一裸片，第二裸片包括多个第二电裸片，第二密封环在俯视图中围绕第二裸片，多个导电元件在俯视图中延伸到第一裸片和第二裸片中，导电元件将第一裸片与第二裸片电性互连，第三密封环在俯视图中围绕第一裸片、第二裸片及导电元件。