公开(公告)号：CN105789274A

公开(公告)日：2016-07-20

申请号：CN201410803489.6

申请日：2014-12-22

Applicant: 台湾积体电路制造股份有限公司

Inventor： 林志雄 ,  张嘉德 ,  徐帆毅 ,  许秉诚

IPC: H01L29/423 ,  H01L29/78 ,  H01L21/28 ,  H01L21/336

CPC classification number: H01L29/4966 ,  H01L21/28088 ,  H01L21/32134 ,  H01L21/32139 ,  H01L29/513 ,  H01L29/517 ,  H01L29/66545 ,  H01L29/6656 ,  H01L29/66795 ,  H01L29/7851

Abstract: 本发明提供了半导体结构，该半导体结构包括具有表面的半导体层和位于半导体层的表面上方的限定金属栅极的层间电介质(ILD)。该金属栅极包括高k介电层、覆盖层和功函金属层。远离覆盖层的拐角的覆盖层侧壁的厚度基本上薄于覆盖层底部的中心周围的厚度。本发明提供了制造半导体结构的方法。该方法包括：形成金属栅极凹槽，形成高k介电层，形成第一覆盖层，在第一覆盖层上形成第二覆盖层，去除或减薄第一覆盖层侧壁，以及去除第二覆盖层。

公开(公告)号：CN105006434A

公开(公告)日：2015-10-28

申请号：CN201410386121.4

申请日：2014-08-07

Applicant: 台湾积体电路制造股份有限公司

Inventor： 林志雄 ,  张嘉德 ,  陈荣挺 ,  王泰元

IPC: H01L21/336

CPC classification number: H01L29/1033 ,  H01L21/02532 ,  H01L21/30608 ,  H01L21/823807 ,  H01L27/092 ,  H01L29/0653 ,  H01L29/0847 ,  H01L29/105 ,  H01L29/161 ,  H01L29/165 ,  H01L29/24 ,  H01L29/267 ,  H01L29/66545 ,  H01L29/66636 ,  H01L29/66651 ,  H01L29/7848

Abstract: 本发明公开一种制造具有无掺杂沟道的MOSFET的方法。所述方法包括：在衬底上制造具有伪多晶硅栅极、伪层间(IL)氧化物和掺杂沟道的半导体结构。所述方法还包括去除伪多晶硅栅极和伪IL氧化物以暴露掺杂沟道、从衬底上的区域去除掺杂沟道、在衬底上的上述区域处形成用于半导体结构的无掺杂沟道、以及形成用于半导体结构的金属栅极。去除伪多晶硅栅极可包括干法和湿法蚀刻操作。去除伪IL氧化物可包括干法蚀刻操作。去除掺杂沟道可包括对衬底进行各向异性蚀刻操作。形成无掺杂沟道可包括采用外延工艺以生长无掺杂沟道。所述方法还可包括在无掺杂沟道上方生长IL氧化物。

公开(公告)号：CN109273531A

公开(公告)日：2019-01-25

申请号：CN201711129871.3

申请日：2017-11-15

Applicant: 台湾积体电路制造股份有限公司

Inventor： 沈冠杰 ,  林志雄 ,  张嘉德

IPC: H01L29/78 ,  H01L29/423

Abstract: 半导体装置包含鳍结构，其设置于基底上且沿着一方向水平延伸，以及栅极部件，其包含栅极介电层和至少一第一金属栅极层覆盖栅极介电层，其中栅极介电层和第一金属栅极层跨过鳍结构，以覆盖鳍结构的中央部分，且更沿着前述方向延伸，以覆盖鳍结构的至少一侧边部分，侧边部分位于栅极部件的侧壁的垂直投影之外。

公开(公告)号：CN106206578A

公开(公告)日：2016-12-07

申请号：CN201510229008.X

申请日：2015-05-07

Applicant: 台湾积体电路制造股份有限公司

Inventor： 林志雄 ,  张嘉德 ,  许秉诚 ,  蔣敏雄 ,  钟淑维 ,  徐豪汶

IPC: H01L27/092 ,  H01L21/8238

Abstract: 本发明提供了一种半导体结构及其制造方法。本发明的一些实施例提供了一种半导体器件，其包括衬底和衬底上的栅极结构。第一导电类型的第一阱区域位于衬底中，接近栅极结构的第一侧壁。第二导电类型的第二阱区域也位于衬底中，接近栅极结构的第二侧壁。导电区域设置在第二阱区域中。导电区域可以为外延区域。导电区域和栅极结构之间的第二阱区域内的化学组成与第二阱区域中的化学组成基本同质。

公开(公告)号：CN112670244B

公开(公告)日：2025-01-17

申请号：CN202011547817.2

申请日：2014-08-07

Applicant: 台湾积体电路制造股份有限公司

Inventor： 林志雄 ,  张嘉德 ,  陈荣挺 ,  王泰元

IPC: H10D84/03 ,  H10D84/85

Abstract: 本发明公开一种制造具有无掺杂沟道的MOSFET的方法。所述方法包括：在衬底上制造具有伪多晶硅栅极、伪层间(IL)氧化物和掺杂沟道的半导体结构。所述方法还包括去除伪多晶硅栅极和伪IL氧化物以暴露掺杂沟道、从衬底上的区域去除掺杂沟道、在衬底上的上述区域处形成用于半导体结构的无掺杂沟道、以及形成用于半导体结构的金属栅极。去除伪多晶硅栅极可包括干法和湿法蚀刻操作。去除伪IL氧化物可包括干法蚀刻操作。去除掺杂沟道可包括对衬底进行各向异性蚀刻操作。形成无掺杂沟道可包括采用外延工艺以生长无掺杂沟道。所述方法还可包括在无掺杂沟道上方生长IL氧化物。

公开(公告)号：CN112670244A

公开(公告)日：2021-04-16

申请号：CN202011547817.2

申请日：2014-08-07

Applicant: 台湾积体电路制造股份有限公司

Inventor： 林志雄 ,  张嘉德 ,  陈荣挺 ,  王泰元

IPC: H01L21/8238 ,  H01L27/092

Abstract: 本发明公开一种制造具有无掺杂沟道的MOSFET的方法。所述方法包括：在衬底上制造具有伪多晶硅栅极、伪层间(IL)氧化物和掺杂沟道的半导体结构。所述方法还包括去除伪多晶硅栅极和伪IL氧化物以暴露掺杂沟道、从衬底上的区域去除掺杂沟道、在衬底上的上述区域处形成用于半导体结构的无掺杂沟道、以及形成用于半导体结构的金属栅极。去除伪多晶硅栅极可包括干法和湿法蚀刻操作。去除伪IL氧化物可包括干法蚀刻操作。去除掺杂沟道可包括对衬底进行各向异性蚀刻操作。形成无掺杂沟道可包括采用外延工艺以生长无掺杂沟道。所述方法还可包括在无掺杂沟道上方生长IL氧化物。

公开(公告)号：CN106206578B

公开(公告)日：2021-03-16

申请号：CN201510229008.X

申请日：2015-05-07

Applicant: 台湾积体电路制造股份有限公司

Inventor： 林志雄 ,  张嘉德 ,  许秉诚 ,  蔣敏雄 ,  钟淑维 ,  徐豪汶

IPC: H01L27/092 ,  H01L21/8238

Abstract: 本发明提供了一种半导体结构及其制造方法。本发明的一些实施例提供了一种半导体器件，其包括衬底和衬底上的栅极结构。第一导电类型的第一阱区域位于衬底中，接近栅极结构的第一侧壁。第二导电类型的第二阱区域也位于衬底中，接近栅极结构的第二侧壁。导电区域设置在第二阱区域中。导电区域可以为外延区域。导电区域和栅极结构之间的第二阱区域内的化学组成与第二阱区域中的化学组成基本同质。

公开(公告)号：CN105789274B

公开(公告)日：2019-08-16

申请号：CN201410803489.6

申请日：2014-12-22

Applicant: 台湾积体电路制造股份有限公司

Inventor： 林志雄 ,  张嘉德 ,  徐帆毅 ,  许秉诚

IPC: H01L29/423 ,  H01L29/78 ,  H01L21/28 ,  H01L21/336

CPC classification number: H01L29/4966 ,  H01L21/28088 ,  H01L21/32134 ,  H01L21/32139 ,  H01L29/513 ,  H01L29/517 ,  H01L29/66545 ,  H01L29/6656 ,  H01L29/66795 ,  H01L29/7851

Abstract: 本发明提供了半导体结构，该半导体结构包括具有表面的半导体层和位于半导体层的表面上方的限定金属栅极的层间电介质(ILD)。该金属栅极包括高k介电层、覆盖层和功函金属层。远离覆盖层的拐角的覆盖层侧壁的厚度基本上薄于覆盖层底部的中心周围的厚度。本发明提供了制造半导体结构的方法。该方法包括：形成金属栅极凹槽，形成高k介电层，形成第一覆盖层，在第一覆盖层上形成第二覆盖层，去除或减薄第一覆盖层侧壁，以及去除第二覆盖层。