公开(公告)号：CN104835780B

公开(公告)日：2018-07-17

申请号：CN201410332555.6

申请日：2014-07-14

Applicant: 台湾积体电路制造股份有限公司

Inventor： 陈建宏 ,  刘胜杰 ,  陈禾秉 ,  吴文朗 ,  崔成章

IPC: H01L21/768 ,  H01L21/28 ,  H01L23/48

CPC classification number: H01L29/66795 ,  H01L21/02063 ,  H01L21/31116 ,  H01L21/31122 ,  H01L21/32134 ,  H01L21/76805 ,  H01L21/76814 ,  H01L21/76816 ,  H01L29/4966 ,  H01L29/513 ,  H01L29/517 ,  H01L29/66545 ,  H01L29/7851

Abstract: 本发明提供了半导体结构及其制造方法。半导体结构包括衬底和金属栅极。金属栅极包括金属填充层并设置在衬底上方。半导体结构还包括金属填充层上方的介电材料并且将金属填充层与导电线路间隔开。导电线路位于介电材料上方。半导体结构还包括纵向延伸穿过介电材料并且沿着横向方向终止于金属填充层内部的横向侵蚀部的导电塞。横向方向基本垂直于导电塞的纵向方向。

公开(公告)号：CN104835780A

公开(公告)日：2015-08-12

申请号：CN201410332555.6

申请日：2014-07-14

Applicant: 台湾积体电路制造股份有限公司

Inventor： 陈建宏 ,  刘胜杰 ,  陈禾秉 ,  吴文朗 ,  崔成章

IPC: H01L21/768 ,  H01L21/28 ,  H01L23/48

CPC classification number: H01L29/66795 ,  H01L21/02063 ,  H01L21/31116 ,  H01L21/31122 ,  H01L21/32134 ,  H01L21/76805 ,  H01L21/76814 ,  H01L21/76816 ,  H01L29/4966 ,  H01L29/513 ,  H01L29/517 ,  H01L29/66545 ,  H01L29/7851

Abstract: 本发明提供了半导体结构及其制造方法。半导体结构包括衬底和金属栅极。金属栅极包括金属填充层并设置在衬底上方。半导体结构还包括金属填充层上方的介电材料并且将金属填充层与导电线路间隔开。导电线路位于介电材料上方。半导体结构还包括纵向延伸穿过介电材料并且沿着横向方向终止于金属填充层内部的横向侵蚀部的导电塞。横向方向基本垂直于导电塞的纵向方向。

公开(公告)号：CN101145523A

公开(公告)日：2008-03-19

申请号：CN200710086796.7

申请日：2007-03-20

Applicant: 台湾积体电路制造股份有限公司

Inventor： 刘胜杰 ,  吴子扬 ,  潘昇良 ,  李元榜 ,  林耀辉

IPC: H01L21/3213 ,  H01L21/306 ,  H01L21/308

CPC classification number: H01L31/1884 ,  Y02E10/50

Abstract: 本发明是有关于一种图案化氧化铟锡薄膜的方法，该图案化氧化铟锡薄膜的方法至少包括下列步骤：形成一覆盖层于该氧化铟锡薄膜上；以及将该氧化铟锡薄膜的复数个暴露区域暴露在一气相蚀刻剂下，其中该气相蚀刻剂至少包括水。本发明包含形成覆盖层于此氧化铟锡薄膜上，以及将氧化铟锡薄膜的暴露区域暴露在水电浆下，利用水电浆来进行导电且透光的氧化铟锡薄膜的图案化。由于水电浆对氧化铟锡薄膜与上方的覆盖层和下方的介电层或基材之间具有优异的蚀刻选择比，因此经图案化后，可以获得相当优异的氧化铟锡薄膜边缘外型。再者，水电浆方法适用于包含氧化铟锡图案化的许多制程，这些制程包括但并不限于光学微机电系统的制程。

公开(公告)号：CN101279710B

公开(公告)日：2011-04-20

申请号：CN200710147981.2

申请日：2007-08-30

Applicant: 台湾积体电路制造股份有限公司

Inventor： 刘胜杰 ,  吴子扬 ,  李雅雯 ,  朱孝硕 ,  周学良 ,  高嘉宏

IPC: B81C1/00 ,  B81C5/00 ,  H01L21/66 ,  H01L23/544

CPC classification number: H01L22/34 ,  B81C1/00603 ,  B81C99/0065 ,  B81C2203/051 ,  G03F7/70633 ,  G03F9/7084 ,  G03F9/7088 ,  H01L23/544 ,  H01L2924/0002 ,  H01L2924/3011 ,  H01L2924/00

Abstract: 本发明是有关于一种晶圆背面对准的重叠对准精度的判断方法及其晶圆，其中该晶圆背面对准中重叠对准精度的判断方法，包含于晶圆正面上形成一埋层；在埋层上形成一导电层并在导电层上图案化出一第一测试结构以及一第二测试结构；在导电层上形成一蚀刻中止层；借由第一测试结构由晶圆背面进行蚀穿以完成对准程序；以及利用第二测试结构判断对准程序的重叠对准精度。其中第一测试结构为一光学游标，而第二测试结构为一电性测试结构。本发明也包括一种用于背面对准的晶圆和一种用于背面对准程序中重叠对准精度的判断方法。

公开(公告)号：CN101279710A

公开(公告)日：2008-10-08

申请号：CN200710147981.2

申请日：2007-08-30

Applicant: 台湾积体电路制造股份有限公司

Inventor： 刘胜杰 ,  吴子扬 ,  李雅雯 ,  朱孝硕 ,  周学良 ,  高嘉宏

IPC: B81C1/00 ,  B81C5/00 ,  H01L21/66 ,  H01L23/544

CPC classification number: H01L22/34 ,  B81C1/00603 ,  B81C99/0065 ,  B81C2203/051 ,  G03F7/70633 ,  G03F9/7084 ,  G03F9/7088 ,  H01L23/544 ,  H01L2924/0002 ,  H01L2924/3011 ,  H01L2924/00

Abstract: 本发明是有关于一种晶圆背面对准的重叠对准精度的判断方法及其晶圆，其中该晶圆背面对准中重叠对准精度的判断方法，包含于晶圆正面上形成一埋层；在埋层上形成一导电层并在导电层上图案化出一第一测试结构以及一第二测试结构；在导电层上形成一蚀刻中止层；借由第一测试结构由晶圆背面进行蚀穿以完成对准程序；以及利用第二测试结构判断对准程序的重叠对准精度。其中第一测试结构为一光学游标，而第二测试结构为一电性测试结构。本发明也包括一种用于背面对准的晶圆和一种用于背面对准程序中重叠对准精度的判断方法。