-
公开(公告)号：CN118549739A
公开(公告)日：2024-08-27
申请号：CN202410798450.3
申请日：2024-06-20
Applicant: 北京超弦存储器研究院 , 北京大学
IPC: G01R31/00
Abstract: 本发明公开一种基于双晶体管结构检测超快脉冲信号的方法，属于微纳电子学技术领域。本发明采用两个场效应晶体管存储和检测纳秒级别超快电信号，在写字线与写位线分别接入待检测信号和恒定高电平信号，若存在超快电脉冲信号则使得写晶体管导通，将写位线的高电平传递至存储节点；当超快电脉冲信号的下降沿到来后，写晶体管将关断，存储节点中的电压信息将保持一段时间；当存储节点电压大于零时，读晶体管将导通，反之，读晶体管将关断，在读位线始终施加恒定电平，通过读字线流过的电流不为零检测到超快电脉冲信号。本发明大大降低了检测任务对外围电路的精度要求，有效降低了硬件开销。
-
公开(公告)号：CN114121088A
公开(公告)日：2022-03-01
申请号：CN202111404135.0
申请日：2021-11-24
Applicant: 北京大学 , 北京超弦存储器研究院
Abstract: 本发明公布了一种基于阻变存储器的实现可调随机随机数序列方法，该方法利用阻变存储器操作周期间的电阻波动性实现随机数发生，则可获得随机数序列。利用本发明控制操作电流改变随机数的统计分布，通过逐渐增加操作电流，随机数分布方差减小，利用这一过程可以实现客体倾向性的转变。本发明对解决强化学习应用的边端部署问题具有重要意义。
-
公开(公告)号：CN110752293A
公开(公告)日：2020-02-04
申请号：CN201910924689.X
申请日：2019-09-27
Applicant: 北京大学
Abstract: 本发明提供一种双向阈值开关选择器件及其制备方法，属于半导体和CMOS混合集成电路技术领域。本发明利用势垒层薄膜和阈值开关特性的薄膜叠加效应，可以实现对选择管器件的电流-电压特性进行优化，使该器件展现出对称双向阈值开关选择的特性。本发明基于采用传统CMOS工艺来实现双向阈值开关选择管器件，以期降低甚至消除阻变存储器的crossbar结构中存在的串扰问题。
-
公开(公告)号：CN110619108A
公开(公告)日：2019-12-27
申请号：CN201910753677.5
申请日：2019-08-15
Applicant: 北京大学
Abstract: 本发明提供一种基于铁电存储器的神经网络电路及其控制方法，属于半导体(semiconductor)、和CMOS混合集成电路技术领域。本发明通过创新的电路设计，使得向量与矩阵的乘法运算有了新型的解决方式。这种解决方式利用电容电荷积累与电荷重分配的特性，可以高速度、低功耗地完成向量与矩阵的乘法，且具有电路结构简单，与现有CMOS工艺兼容的特性，对未来新型神经网络加速芯片的研究有着重要意义。
-
公开(公告)号：CN118885150A
公开(公告)日：2024-11-01
申请号：CN202410911937.8
申请日：2024-07-09
Applicant: 北京超弦存储器研究院 , 北京大学
IPC: G06F7/08 , G11C11/40 , G11C11/4063
Abstract: 本发明公开一种基于双晶体管存储阵列的数据排序办法，属于微纳电子学技术领域。本发明采用两个双晶体管存储阵列和外围电路，将要排序的若干数值映射为写字线电平，依次写入不同的双晶体管存储阵列中的存储单元中，利用双晶体管存储单元的特性，得到待排序序列从大到小的排序结果。本发明可以有效减少排序数据与处理器之间的数据传输，有望进一步提升边缘大规模数据排序工作的能效。
-
Patent Agency Ranking
-
公开(公告)号：CN110751279B
公开(公告)日：2022-10-14
申请号：CN201910822008.9
申请日：2019-09-02
Applicant: 北京大学
Abstract: 本发明涉及一种铁电电容耦合神经网络电路结构及神经网络中向量与矩阵的乘法运算方法。该铁电电容耦合神经网络电路结构包括基于铁电电容的权值阵列，以及与权值阵列连接的外部电路结构；权值阵列的每一个权值单元包含一个场效应晶体管和一个铁电电容。外部电路结构包括多路选择器和神经元电路。将训练好的神经网络的权值预先写入到权值矩阵中；使用互补时钟控制多路选择器和神经元电路中的开关，实现神经网络中向量与矩阵的乘法运算。本发明利用铁电电容的非易失多值特性，通过电容电荷积累与电荷重分配的特性，可以高速度、低功耗地完成向量与矩阵的乘法，电路结构简单，与现有CMOS工艺兼容，对未来神经网络加速芯片的研究有着重要意义。
-
-
公开(公告)号：CN119584550B
公开(公告)日：2025-05-13
申请号：CN202510130707.2
申请日：2025-02-06
Applicant: 北京大学
IPC: H10B63/00
Abstract: 本公开涉及一种存储器件及其制作方法、电子设备，存储器件包括：存储单元，设于衬底上，存储单元沿垂直于衬底的方向间隔排列，存储单元包括选通晶体管和阻变器件；选通晶体管包括沿平行于衬底的第一方向延伸的水平半导体层，阻变器件包括水平半导体层以及沿第一方向远离水平半导体层依次设置的阻变层和电极层；源线，沿平行于衬底的第二方向延伸，沿垂直于衬底的第三方向间隔排列，沿第一方向，源线设于水平半导体层远离阻变层一侧；字线，沿第三方向设置与沿第三方向排列的选通晶体管的水平半导体层相交；位线，沿第三方向设置与沿第三方向排列的阻变器件的电极层连接。利用垂直于衬底的第三方向集成存储单元，提高了存储器件的集成密度。
-
公开(公告)号：CN119418735A
公开(公告)日：2025-02-11
申请号：CN202510018855.5
申请日：2025-01-06
Applicant: 北京大学
Abstract: 本公开涉及一种存储单元、数据读写电路、存储器及其制备方法，涉及集成电路设计及制造技术领域，存储单元包括沿第一方向延伸的水平半导体层，及位于水平半导体层上的沿第一方向依次排布的写位线、写晶体管、读晶体管、读字线；写位线、读字线沿与第一方向相交的第二方向延伸；读晶体管沿垂直于第一方向、第二方向的第三方向延伸并贯穿水平半导体层，源线、读晶体管、读位线沿第三方向排布。至少能够在降低单层存储单元面积开销的同时，支持多层堆叠存储单元同时进行光刻。
-
-
-
-
-
-
-
-
-
Search Results
28
records
(took 0.027 seconds)
