-
公开(公告)号：CN105895152A
公开(公告)日：2016-08-24
申请号：CN201610202361.3
申请日：2016-04-01
Applicant: 北京大学
IPC: G11C13/00
CPC classification number: G11C13/004
Abstract: 本发明提供一种基于单向导通存储单元的存储阵列读取方法，该存储阵列包括多条字线和与字线交叉的多条位线；设于各字线和各位线交叉点并与字线和位线连接的多个存储单元，该存储单元单向导通；以及外围读出电路，对连接到同一位线的存储单元进行读写；其步骤包括：对选中的存储单元所属字线施加一第一电压，对存储阵列的其它字线施加一第二电压；同时对该存储单元所属位线施加一第二电压，对其它位线施加一第一电压；通过外围读出电路读写该存储单元所在位线。
-
公开(公告)号：CN105870321A
公开(公告)日：2016-08-17
申请号：CN201610183126.6
申请日：2016-03-28
Applicant: 北京大学
IPC: H01L45/00
Abstract: 本发明提供一种非线性自整流阻变存储器，包括衬底和位于衬底上的底电极?阻变层?能带修饰层?顶电极结构。本发明还提供一种非线性自整流阻变存储器的制备方法，包括如下步骤：1)定义底电极图形，按照该图形在衬底上制备底电极；2)采用PVD、ALD或CVD的方法在底电极上淀积阻变层；3)采用PVD或ALD的方法在阻变层上淀积能带修饰层；4)定义底电极引出孔图形，按照该图形在阻变层和能带修饰层刻蚀出底电极引出孔；5)定义顶电极图形，按照该图形在修饰层上制备顶电极。
-
公开(公告)号：CN110752293A
公开(公告)日：2020-02-04
申请号：CN201910924689.X
申请日：2019-09-27
Applicant: 北京大学
Abstract: 本发明提供一种双向阈值开关选择器件及其制备方法，属于半导体和CMOS混合集成电路技术领域。本发明利用势垒层薄膜和阈值开关特性的薄膜叠加效应，可以实现对选择管器件的电流-电压特性进行优化，使该器件展现出对称双向阈值开关选择的特性。本发明基于采用传统CMOS工艺来实现双向阈值开关选择管器件，以期降低甚至消除阻变存储器的crossbar结构中存在的串扰问题。
-
公开(公告)号：CN110619108A
公开(公告)日：2019-12-27
申请号：CN201910753677.5
申请日：2019-08-15
Applicant: 北京大学
Abstract: 本发明提供一种基于铁电存储器的神经网络电路及其控制方法，属于半导体(semiconductor)、和CMOS混合集成电路技术领域。本发明通过创新的电路设计，使得向量与矩阵的乘法运算有了新型的解决方式。这种解决方式利用电容电荷积累与电荷重分配的特性，可以高速度、低功耗地完成向量与矩阵的乘法，且具有电路结构简单，与现有CMOS工艺兼容的特性，对未来新型神经网络加速芯片的研究有着重要意义。
-
公开(公告)号：CN105870321B
公开(公告)日：2019-03-08
申请号：CN201610183126.6
申请日：2016-03-28
Applicant: 北京大学
IPC: H01L45/00
Abstract: 本发明提供一种非线性自整流阻变存储器，包括衬底和位于衬底上的底电极‑阻变层‑能带修饰层‑顶电极结构。本发明还提供一种非线性自整流阻变存储器的制备方法，包括如下步骤：1)定义底电极图形，按照该图形在衬底上制备底电极；2)采用PVD、ALD或CVD的方法在底电极上淀积阻变层；3)采用PVD或ALD的方法在阻变层上淀积能带修饰层；4)定义底电极引出孔图形，按照该图形在阻变层和能带修饰层刻蚀出底电极引出孔；5)定义顶电极图形，按照该图形在修饰层上制备顶电极。
-
Patent Agency Ranking
公开(公告)号：CN117610636A
公开(公告)日：2024-02-27
申请号：CN202311579810.2
申请日：2023-11-24
Applicant: 北方集成电路技术创新中心(北京)有限公司 , 北京大学
Abstract: 本发明提供了一种存内计算存储器人工神经网络的片上训练方法，属于人工神经网络算法优化领域。本发明遵循曼哈顿规则的思路，提出引入基于概率的三值更新规则，将理想经典误差反向传播算法BP算法中的高精度权重更新转化为三值的权重更新，在每个训练批次只对一个器件施加最多一个编程脉冲，减少了操作次数，训练方法收敛快且稳定，训练后识别精度高，对原BP算法改动小，从算法角度超过曼哈顿及阈值‑曼哈顿规则的表现；本发明可以高效实现片上随机梯度下降SGD和小批量梯度下降MBGD，不需要额外存储高精度的权重更新值，减少了额外的硬件开销，优化了推理电路的设计。
-
公开(公告)号：CN112070220B
公开(公告)日：2023-01-17
申请号：CN202010783712.0
申请日：2020-08-06
Applicant: 北京大学
Abstract: 本发明涉及一种基于非线性器件的原位自激活神经网络电路及神经网络运算方法。该原位自激活神经网络电路包含多层，其中至少一层包含输入模块、IMT‑RRAM阵列和输出模块：所述输入模块，用于将神经网络的该层向量信号的模拟量传递给IMT‑RRAM阵列进行运算；所述IMT‑RRAM阵列，包含多个存储单元，每个存储单元包含一个IMT‑RRAM器件即绝缘体‑金属转变式自选择阻变存储器；所述输出模块，用于将IMT‑RRAM阵列的计算结果的模拟信号传递到下一层。本发明实现了先激活再乘加的神经网络架构，在保持原有神经网络架构运算精度的同时，节省了大量的面积和外围电路带来的功耗。
-
公开(公告)号：CN106229407A
公开(公告)日：2016-12-14
申请号：CN201610809598.8
申请日：2016-09-08
Applicant: 北京大学
IPC: H01L45/00
CPC classification number: H01L45/14 , H01L45/16 , H01L45/165
Abstract: 本发明提供一种高一致性的阻变存储器件及其制备方法，属于CMOS超大规模集成电路技术领域。该阻变存储器包括衬底和位于衬底上的下电极-阻变薄膜-上电极结构，下电极位于衬底之上，上、下电极之间为阻变薄膜，所述阻变薄膜的局部掺杂金属，所述掺杂区域为器件工作区域的50％—10％。本发明阻变存储器的到底通道更加容易在局域化掺杂的区域形成熔断，从而将导电通道的随机产生与熔断限定在局部掺杂的区域内，有效降低了导电通道的随机性，从而提高阻变存储器的一致性。
-
公开(公告)号：CN110619108B
公开(公告)日：2021-04-30
申请号：CN201910753677.5
申请日：2019-08-15
Applicant: 北京大学
Abstract: 本发明提供一种基于铁电存储器的神经网络电路及其控制方法，属于半导体(semiconductor)、和CMOS混合集成电路技术领域。本发明通过创新的电路设计，使得向量与矩阵的乘法运算有了新型的解决方式。这种解决方式利用电容电荷积累与电荷重分配的特性，可以高速度、低功耗地完成向量与矩阵的乘法，且具有电路结构简单，与现有CMOS工艺兼容的特性，对未来新型神经网络加速芯片的研究有着重要意义。
-
公开(公告)号：CN112070220A
公开(公告)日：2020-12-11
申请号：CN202010783712.0
申请日：2020-08-06
Applicant: 北京大学
Abstract: 本发明涉及一种基于非线性器件的原位自激活神经网络电路及神经网络运算方法。该原位自激活神经网络电路包含多层，其中至少一层包含输入模块、IMT‑RRAM阵列和输出模块：所述输入模块，用于将神经网络的该层向量信号的模拟量传递给IMT‑RRAM阵列进行运算；所述IMT‑RRAM阵列，包含多个存储单元，每个存储单元包含一个IMT‑RRAM器件即绝缘体‑金属转变式自选择阻变存储器；所述输出模块，用于将IMT‑RRAM阵列的计算结果的模拟信号传递到下一层。本发明实现了先激活再乘加的神经网络架构，在保持原有神经网络架构运算精度的同时，节省了大量的面积和外围电路带来的功耗。
-
-
-
-
-
-
-
-
-
Search Results
17
records
(took 0.024 seconds)
