-
公开(公告)号：CN118885150A
公开(公告)日：2024-11-01
申请号：CN202410911937.8
申请日：2024-07-09
Applicant: 北京超弦存储器研究院 , 北京大学
IPC: G06F7/08 , G11C11/40 , G11C11/4063
Abstract: 本发明公开一种基于双晶体管存储阵列的数据排序办法，属于微纳电子学技术领域。本发明采用两个双晶体管存储阵列和外围电路，将要排序的若干数值映射为写字线电平，依次写入不同的双晶体管存储阵列中的存储单元中，利用双晶体管存储单元的特性，得到待排序序列从大到小的排序结果。本发明可以有效减少排序数据与处理器之间的数据传输，有望进一步提升边缘大规模数据排序工作的能效。
-
公开(公告)号：CN118549739A
公开(公告)日：2024-08-27
申请号：CN202410798450.3
申请日：2024-06-20
Applicant: 北京超弦存储器研究院 , 北京大学
IPC: G01R31/00
Abstract: 本发明公开一种基于双晶体管结构检测超快脉冲信号的方法，属于微纳电子学技术领域。本发明采用两个场效应晶体管存储和检测纳秒级别超快电信号，在写字线与写位线分别接入待检测信号和恒定高电平信号，若存在超快电脉冲信号则使得写晶体管导通，将写位线的高电平传递至存储节点；当超快电脉冲信号的下降沿到来后，写晶体管将关断，存储节点中的电压信息将保持一段时间；当存储节点电压大于零时，读晶体管将导通，反之，读晶体管将关断，在读位线始终施加恒定电平，通过读字线流过的电流不为零检测到超快电脉冲信号。本发明大大降低了检测任务对外围电路的精度要求，有效降低了硬件开销。
-
公开(公告)号：CN117612584A
公开(公告)日：2024-02-27
申请号：CN202311633055.1
申请日：2023-12-01
Applicant: 北京超弦存储器研究院 , 北京大学
IPC: G11C11/4094 , G11C11/408 , G11C11/4074
Abstract: 本发明公开了一种动态随机存储阵列的控制方法，属于微电子学与集成电路技术领域。该方法利用共享位线的双晶体管无电容动态随机存储器单元，将被选中行的写字线置为高电平，读字线置为低电平，未被选中行的写字线和读字线置为低电平，对于写入数据“1”的单元，将其位线置为高电平；对于写入数据“0”的单元，将其位线置为低电平；读取时将被选中行的写字线和读字线置为低电平，其余行的写字线置为低电平，读字线置为高电平；将所有列的位线置为高电平，若位线上的读出电流大于参考电流，读取结果为“1”；若位线上的读出电流小于参考电流，读取结果为“0”。本发明通过位线分时复用方法降低存储器阵列互连的复杂度，进一步提升存储密度。
-
公开(公告)号：CN118654767A
公开(公告)日：2024-09-17
申请号：CN202410911960.7
申请日：2024-07-09
Applicant: 北京超弦存储器研究院 , 北京大学
IPC: G01J11/00
Abstract: 本发明公开一种基于双晶体管结构的超快光信号检测方法，属于微纳电子学技术领域。本发明采用感光晶体管和读晶体管，感光晶体管的源端与读取晶体管的栅端相连形成存储节点，用于暂存信号电荷，待检测光脉冲信号到来后，感光晶体管接收光子能量后激发产生电子‑空穴对，导致感光晶体管的阈值电压降低，使得感光晶体管迅速进入导通状态，允许写位线的电荷通过感光晶体管向存储节点充电，实现对光脉冲信号的“写入”。本发明利用双晶体管结构的弛豫特性，即使信号输入时间短暂，也能在较长的时间窗口内从读取电路中检测到可靠的电流变化，大大降低了检测任务对外围电路的精度要求，有效降低了硬件开销。
-
公开(公告)号：CN118609622A
公开(公告)日：2024-09-06
申请号：CN202410798460.7
申请日：2024-06-20
Applicant: 北京超弦存储器研究院 , 北京大学
Abstract: 本发明公开一种基于双晶体管存储单元提取模拟信号最大值的方法，属于微纳电子学技术领域。本发明采用两个场效应晶体管构成双晶体管存储单元，系统上电后，先对存储节点放电至0电位，然后在写位线与读位线分别施加高电平，写字线施加待检测信号，利用双晶体管存储单元得到一段时间内待测信号的电压最大值，通过读取读字线的电流读出存储在节点上的信号最大值，实现模拟信号最大值的提取。本发明可在模拟域实现信号关键特征的提取，有效提升了系统的能效，同时大幅降低硬件开销。
-
Patent Agency Ranking
公开(公告)号：CN117672307A
公开(公告)日：2024-03-08
申请号：CN202311660386.4
申请日：2023-12-06
Applicant: 北京超弦存储器研究院 , 北京大学
IPC: G11C13/04 , H04N25/78 , H04N25/767 , H01L27/146 , G11C8/08 , G11C7/12
Abstract: 本发明公开了一种光感存算一体单元的控制方法及应用，属于微纳电子学技术领域，本发明感存算一体单元包括一个感光晶体管和一个读取晶体管，外界光强可照射至所述感光晶体管的沟道，并激发出电子空穴对，光激发产生的空穴在负栅压的作用下向栅介质漂移，并被界面陷阱捕获，可使感光晶体管的阈值电压负漂，将光学信息转变为电学信息，通过在栅电极施加正电压可擦除被陷阱捕获的空穴，在正栅压的驱动下，沟道中的电子将向栅介质漂移并与界面陷阱中的空穴复合，使感光晶体管的阈值电压恢复初值。采用本发明可以实现传感、存储以及计算功能，有效降低数据反复搬运造成的功耗，有望进一步提升边缘智能图像处理设备的能效。
-
公开(公告)号：CN119855156A
公开(公告)日：2025-04-18
申请号：CN202510332312.0
申请日：2025-03-20
Applicant: 北京大学
Abstract: 本公开涉及一种存储器件及其制作方法；存储器件包括：衬底；源线，设于衬底上与衬底连接；多条选通线，设于源线远离衬底的一侧，多条选通线沿垂直于衬底的第一方向间隔排列；沟道结构，沿第一方向穿过多条选通线，沟道结构的底部与源线连接；沿选通线指向沟道结构的中心方向，沟道结构包括依次设置的栅绝缘层、电荷捕获层、隧穿层、沟道层和芯柱，芯柱包括沿远离源线的方向依次设置的第一隔离层、导电层和第二隔离层；位线，设于沟道结构远离源线的一侧。能够减少读取操作对存储单元的充放电时间，并降低读取操作产生的动态功耗；有利于提高存储单元的读取速度，延长存储器件的使用寿命。
-
公开(公告)号：CN119584550B
公开(公告)日：2025-05-13
申请号：CN202510130707.2
申请日：2025-02-06
Applicant: 北京大学
IPC: H10B63/00
Abstract: 本公开涉及一种存储器件及其制作方法、电子设备，存储器件包括：存储单元，设于衬底上，存储单元沿垂直于衬底的方向间隔排列，存储单元包括选通晶体管和阻变器件；选通晶体管包括沿平行于衬底的第一方向延伸的水平半导体层，阻变器件包括水平半导体层以及沿第一方向远离水平半导体层依次设置的阻变层和电极层；源线，沿平行于衬底的第二方向延伸，沿垂直于衬底的第三方向间隔排列，沿第一方向，源线设于水平半导体层远离阻变层一侧；字线，沿第三方向设置与沿第三方向排列的选通晶体管的水平半导体层相交；位线，沿第三方向设置与沿第三方向排列的阻变器件的电极层连接。利用垂直于衬底的第三方向集成存储单元，提高了存储器件的集成密度。
-
公开(公告)号：CN119418735A
公开(公告)日：2025-02-11
申请号：CN202510018855.5
申请日：2025-01-06
Applicant: 北京大学
Abstract: 本公开涉及一种存储单元、数据读写电路、存储器及其制备方法，涉及集成电路设计及制造技术领域，存储单元包括沿第一方向延伸的水平半导体层，及位于水平半导体层上的沿第一方向依次排布的写位线、写晶体管、读晶体管、读字线；写位线、读字线沿与第一方向相交的第二方向延伸；读晶体管沿垂直于第一方向、第二方向的第三方向延伸并贯穿水平半导体层，源线、读晶体管、读位线沿第三方向排布。至少能够在降低单层存储单元面积开销的同时，支持多层堆叠存储单元同时进行光刻。
-
公开(公告)号：CN117042450A
公开(公告)日：2023-11-10
申请号：CN202311154935.0
申请日：2023-09-08
Applicant: 北京大学
IPC: H10B12/00
Abstract: 本发明提供了一种高密度动态随机存储器垂直单元及其制备方法，该存储器单元由共用同一信号线叠层的垂直沟道读晶体管与环栅写晶体管在垂直方向上堆叠构成，在信号线叠层的垂直方向进行刻蚀形成沟槽，信号线叠层中读字线层、读晶体管有源层与读位线层以及沟槽内部的栅介质层与存储节点层构成垂直沟道读晶体管，信号线叠层中的隔离层与写字线层、沟槽内部的栅介质层、写晶体管有源层与存储节点层以及位于信号线叠层与沟槽上方的写位线层构成环栅写晶体管，沟槽内部的存储节点层同时作为垂直沟道读晶体管的栅极与环栅写晶体管的源极，使垂直沟道读晶体管的栅极与环栅写晶体管的源极相连，形成动态随机存储器单元。与现有技术相比，本发明面积开销低。
-
-
-
-
-
-
-
-
-
Search Results
14
records
(took 0.031 seconds)
