-
公开(公告)号：CN116362308A
公开(公告)日：2023-06-30
申请号：CN202211580031.X
申请日：2022-12-09
Applicant: 北京大学
Abstract: 本发明提出了一种神经网络中神经元随机失活的实现方法，属于半导体、人工智能和神经形态计算技术领域。本发明利用叠层器件的阈值电压可调特性，完成神经网络dropout功能，与传统CMOS实现dropout功能相比，面积消耗小，对未来新型神经网络加速芯片的研究有着重要意义。
-
公开(公告)号：CN115563452A
公开(公告)日：2023-01-03
申请号：CN202211271844.0
申请日：2022-10-18
Applicant: 北京大学
Abstract: 本发明提供一种调节随机比特流概率的方法，属于新型存储与计算技术领域。本发明基于阻变‑选择特性为一体的器件，将器件的选择特性中开启的延迟时间作随机源，在一定脉冲条件下产生的原始随机比特流，通过在此脉冲条件下随机插入reset‑set脉冲对，可实现对随机比特流中“1”的概率的可控的线性调节。相较于传统的调节概率的方式，本发明突破了其依赖脉冲幅值和脉宽调节随机比特流概率的局限，可实现大范围概率内的线性调节，有利于降低延时与功耗。
-
公开(公告)号：CN114093395A
公开(公告)日：2022-02-25
申请号：CN202111385647.7
申请日：2021-11-22
Applicant: 北京大学 , 北京超弦存储器研究院
Abstract: 本发明公布了一种高密度存储器交叉点阵，属于半导体技术领域。该存储器交叉点阵包括一系列互相垂直的导线，横向的导线之间互相平行，称之为字线；纵向的导线之间互相平行，称之为位线，每根字线与每根位线之间都互相垂直且存在交叉点，若字线共M根，位线共N根，则交叉点阵存在M×N个交叉点，在字线和位线上分别周期性设有锚点结构。本发明不仅增加了导线的粘附性，且降低了导线电阻，缓解了大规模阵列中电压降的问题，对超大规模新型存储器点阵的制备具有重要意义。
-
公开(公告)号：CN116627384A
公开(公告)日：2023-08-22
申请号：CN202310238774.7
申请日：2023-03-08
Applicant: 北京大学
IPC: G06F7/70
Abstract: 本发明提供一种去相关性随机比特流的生成方法及系统，属于存储与计算技术领域，本发明利用器件在非易失阻变模式下的概率性set/reset切换，调节脉冲幅值或脉宽，将reset‑set脉冲对设置为概率性切换，将产生基准概率的脉冲平均分为Nsegment段，并在每一段脉冲序列的起始端位置插入确定性reset‑概率性set脉冲对，或在每段脉冲序列的起始位置插入概率性reset脉冲，并在每段脉冲序列的末端位置插入确定性set脉冲，由此固定脉冲条件，鉴于器件在非易失阻变模式下可随机reset/set，每一段脉冲序列对应产生的随机比特流将被随机置0，由此可产生互相独立且互不相关的且概率可调的随机比特流。
-
公开(公告)号：CN118295629A
公开(公告)日：2024-07-05
申请号：CN202410034892.0
申请日：2024-01-10
Applicant: 北方集成电路技术创新中心(北京)有限公司 , 北京大学
IPC: G06F7/58
Abstract: 本发明公开一种基于忆阻器阵列的多路真随机数发生器实现方法，属于集成电路技术领域。本发明多路真随机数发生器包括忆阻器阵列、熵源提取电路、控制电路和脉冲发生电路。本发明利用忆阻器阵列中器件的本征随机特性，实现了真随机数发生器多路随机比特流的并行输出。与现有技术相比，采用本发明能够使真随机数发生器保持在最高吞吐量，工作寿命显著提高，并且仅需较少时钟周期就能完成配置操作，提高了真随机数发生器的综合性能。
-
Patent Agency Ranking
公开(公告)号：CN116382636A
公开(公告)日：2023-07-04
申请号：CN202310251787.8
申请日：2023-03-08
Applicant: 北京大学
IPC: G06F7/70
Abstract: 本发明提供一种产生相关性随机比特流的方法及系统，属于存储与计算技术领域，通过对阻变‑选择特性为一体的器件施加一连串固定幅值和脉宽的脉冲序列，使器件在每个脉冲下随机开启，对应产生0/1随机比特流序列；在固定脉冲条件下的脉冲序列中，插入reset‑set脉冲对，通过reset脉冲将器件置为非易失阻变模式，将后续在原脉冲条件下产生的随机比特流信号置为“0”，然后通过set脉冲将器件重新置回易失性阈值开关模式，控制reset‑set脉冲对的数目，以实现概率在0‑Pbase之间的随机比特流调节，控制输入比特流之间插入的0的位置相同，从而增强输入比特流之间的相关性。
-
-
公开(公告)号：CN116719505A
公开(公告)日：2023-09-08
申请号：CN202310477985.6
申请日：2023-04-28
Applicant: 北京大学
Abstract: 本发明提供一种随机矩阵向量乘加运算系统及其运算方法，其中的运算系统包括输入比特流生成单元、权重比特流生成单元以及存储器阵列，输入比特流生成单元用于根据预设输入向量生成相应的输入随机比特流的脉冲序列，权重比特流生成单元用于根据预设权重矩阵生成相应的权重随机比特流的脉冲序列；输入随机比特流的脉冲序列和权重随机比特流的脉冲序列分别施加在存储器阵列的字线和位线；存储器阵列的各存储器件处的输入随机比特流与权重随机比特流的乘加结果存于对应的存储器件的电导值中。本发明提供的随机矩阵向量乘加运算系统及其运算方法能够解决随机计算中传统的乘加计算单元运算速度慢、并行程度低且硬件开销大的问题。
-
公开(公告)号：CN116719504A
公开(公告)日：2023-09-08
申请号：CN202310477982.2
申请日：2023-04-28
Applicant: 北京大学
Abstract: 本发明提供一种存内矩阵向量乘加运算系统及其运算方法，其中的运算系统包括半导体器件阵列、输入脉冲产生单元以及输出提取单元；半导体器件阵列中的各列半导体器件的阻变模式由预设权重值确定；输入脉冲产生单元用于根据预设输入向量中的各输入值产生不同幅值或脉宽的输入脉冲，并将各输入脉冲依次并行写入半导体器件阵列中的对应列的半导体器件中；输出提取单元用于依次提取半导体器件阵列的各列的输出比特流加和，以得到输出向量的各输出值。本发明能够解决随机计算中传统的乘加计算单元运算速度慢，而使用共享FSM和计数器实现并行MAC硬件又存在硬件开销大，导致电路功耗、延迟增大的问题。
-
-
-
-
-
-
-
-
Search Results
14
records
(took 0.018 seconds)
